مبدل های آنالوگ به دیجیتال از نظر فرکانس نمونه برداری به دو دسته کلی ، مبدل های با نرخ نایکوئیست و مبدل های بیش نمونه برداری تقسیم می شوند.در مبدل های بیش نمونه برداری سیگنال ورودی با چندین برابر نرخ نایکوئیست نمونه برداری می شود. افزایش نسبت بیش نمونه برداری منجر به اف أکثر
مبدل های آنالوگ به دیجیتال از نظر فرکانس نمونه برداری به دو دسته کلی ، مبدل های با نرخ نایکوئیست و مبدل های بیش نمونه برداری تقسیم می شوند.در مبدل های بیش نمونه برداری سیگنال ورودی با چندین برابر نرخ نایکوئیست نمونه برداری می شود. افزایش نسبت بیش نمونه برداری منجر به افزایش رزولوشن موثر می شود در مقابل برای سیگنالهای باند وسیع استفاده از نسبت بیش نمونه برداری بالا به خاطر نیاز به فرکانسهای نمونه برداری و توان مصرفی بالا، غیر عملی است.افزایش تعداد بیتها نیز باعث افزایش محدوده دینامیکی می گردد در مقابل DACچند بیتی مورد نیاز در مسیر فیدبک خطی نمی باشد. در این مقاله یک مبدل آنالوگ به دیحیتال سیگما دلتا با دقت 12بیت ،منبع تغذیه 1V و فرکانس نمونه برداری MS/s 2.4 برای کاربردهای توان پایین طراحی کردیم.از سوی دیگرافزایش سطوح کوانتیزاسیون(تعداد بیت کوانتایزر) باعث کاهش توان نویز داخل باند سیستم می شود و حاصل آن بهتر شدن نسبت سیگنال به نویز، پایداری و عدم نیاز به افزایش نسبت فوق نمونه برداری است.ما با انتخاب ضرایب فیدبک بهینه در این مدولاتور توانستیم به SNDRبالایی دست یابیم . ساختار پیشنهادی در فن آوری CMOS 0.18µm طراحی شده و نتایج شبیه سازی نشان می‌دهد که به ازای ولتاژ تغذیه‌ی1V نسبت سیگنال به نویز 71.3 dB و توان مصرفی 451µW و رقم شایستگی (pJ/Conver.step) 3.76بدست می‎آید.
تفاصيل المقالة
This paper presents an integrated phase-locked loop (PLL) frequency synthesizer for wireless communication application in standard 0.18 µm CMOS process. Delta sigma modulator used for reducing phase noise. The use of modulation concepts results in a beneficial noise sh أکثر
This paper presents an integrated phase-locked loop (PLL) frequency synthesizer for wireless communication application in standard 0.18 µm CMOS process. Delta sigma modulator used for reducing phase noise. The use of modulation concepts results in a beneficial noise shaping of the phase noise (jitter) introduced by fractional-N division. The this technique has the potential to provide low phase noise, fast settling time, and reduced impact of spurious frequencies when compared with existing fractionalPLL techniques. Simulation results show that the phase noise of frequency synthesizer is -108 @1MHz offset, and the PLL synthesizer provides output frequencies 880-915 MHz in uplink and 925-960 MHz in downlink. Fref is 26 MHz and channel spicing is 700 KHz. Moreover, benefiting from the combination of current-mode-logic (CML) the PLL consumes a total power dissipation of only 24.35 mW with a single 1.8 V supply including all the buffers. Although prescaler increases settling time (ts), it decreases power consumptions. Settling time in uplink is 425 ns and in downlink about 475 ns.
تفاصيل المقالة
در این مقاله، یک مبدل سیگما دلتای زمان گسسته فوق کم‌مصرف مرتبه دوم، برای کاربرد سمعک پیشنهاد شده است. در تجهیزات پزشکی مانند سمعک که دایما استفاده می‌شود، طول عمر باتری و مصرف انرژی مورد توجه است. در مبدل های سیگما-دلتا نوعی، OTA ها بیشترین مصرف را دارند. حذف OTAها در أکثر
در این مقاله، یک مبدل سیگما دلتای زمان گسسته فوق کم‌مصرف مرتبه دوم، برای کاربرد سمعک پیشنهاد شده است. در تجهیزات پزشکی مانند سمعک که دایما استفاده می‌شود، طول عمر باتری و مصرف انرژی مورد توجه است. در مبدل های سیگما-دلتا نوعی، OTA ها بیشترین مصرف را دارند. حذف OTAها در مبدلهای سیگما دلتا همچنان یک چالش محسوب می‌شود. بنابراین مبدلی با یک تقویت کننده مبتنی بر اینورتر دیفرانسیلی کامل خود بایاس با اتلاف توان استاتیک 1.15 µW با ولتاژ تغذیه 1 ولت طراحی شده است. این تقویت کننده مبتنی بر اینورتر، به جای OTA در هر دو طبقه مدولاتور استفاده شده است. ساختار این مبدل، CIFB ، تک حلقه و تک بیتی است. مدولاتور دیفرانسیل پیشنهادی با استفاده از فناوری استاندارد 180 نانومتر CMOS طراحی و شبیه سازی شده، و مقدار SFDR و SNDR آن به ترتیب برابر با 95.2878dB و 64.004 dB بدست آمده است. فرکانس نمونه برداری 2.56 MHz در نظر گرفته شده و پهنای باند سیگنال ورودی برابر با 10 kHz است. این مدولاتور، تنها 5.1091 µW انرژی مصرف می کند و FOMW آن برابر با 0.197 pj/step است.
تفاصيل المقالة
پردازش توالی تصاویر ویدئویی برای قسمت‌بندی اجسام دارای حرکت (پیشنما) از قسمت‌های ثابت (زمینه) توالی تصاویر،یک مرحله اساسی در بسیاری از کاربردهای بینایی ماشین به ویژه تشخیص حرکت می‌باشد. یکی از روش‌های مرسوم، بکار بردن رویکرد تفریق زمینه است که اجسام متحرک را از مقایسه ه أکثر
پردازش توالی تصاویر ویدئویی برای قسمت‌بندی اجسام دارای حرکت (پیشنما) از قسمت‌های ثابت (زمینه) توالی تصاویر،یک مرحله اساسی در بسیاری از کاربردهای بینایی ماشین به ویژه تشخیص حرکت می‌باشد. یکی از روش‌های مرسوم، بکار بردن رویکرد تفریق زمینه است که اجسام متحرک را از مقایسه هر فریم با فریم زمینه بدست آمده، ایجاد می‌کند.در این مقاله، به بررسیروش‌های تفریق زمینه بازگشتی مبتنی بر فیلتر سیگمادلتا (الگوریتم سیگمادلتا) می‌پردازیم. الگوریتم تفریق زمینه یک تقریب بسیار سریع و ساده از زمینه فراهم می‌آورد و همچنین دارای این مزیت است که به منابع بسیار کمی از حافظه نیاز دارد. به دلیل غیر خطی بودن این الگوریتم، ویژگی جالب آن مقاومت زیاد در مقایسه با میانگین‌های بازگشتی خطی و هزینه محاسباتی بسیار کم است. اما، از طرف دیگر الگوریتم اصلی سیگمادلتا، در صحنه-های پیچیده و شلوغ با اجسام دارای حرکت آهسته و یا موقتا متوقف شده، آلوده می‌شود. همچنین، در این الگوریتم اثر روح و اثر روزنه‌ای به وضوح قابل مشاهده است. این مقاله به ارزیابی این الگوریتم و بررسی روش‌های تکمیلی و رویکردهای مختلف ارائه شده برای آن می‌پردازد. در این مقاله،تمام الگوریتم‌ها به صورت گام به گام اجرا و پیاده سازی شده است. هدف این مکمل‌ها و رویکردها، رفع و یا کاهش معایب و مشکلات الگوریتم اصلی است. در انتها یک تحلیل کمی بین این رویکردها انجام می‌شود و بهبودهای انجام شده، مزایا و معایب هر الگوریتم مورد ارزیابی قرار می‌گیرد و مقایسه بین الگوریتم اصلی سیگمادلتا و سایر الگوریتم‌های مرتبط ارائه می‌شود.
تفاصيل المقالة
سند
Sanad is a platform for managing Azad University publications
