طراحی مقایسه گر با آفست پایین در مبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی
محورهای موضوعی : مهندسی الکترونیکاصغر ابراهیمی 1 , مینا شیرالی 2
1 - عضو هیات علمی دانشگاه آزاد اسلامی
2 - گروه برق، دانشگاه آزاد اسلامی واحد بوشهر،بوشهر،ایران
کلید واژه: مبدل آنالوگ به دیجیتال, حساسیت نوری, SFDR, Analog to Digital Converter, Optical Sensitivity,
چکیده مقاله :
در این مقاله یک مبدل آنالوگ به دیجیتال ستونی-موازی با سرعت بالا و با رزولیشن 12 بیت دارای اندازه کوچک در دو طرف سنسور تصویرپیشنهاد شده است. همچنین در این مقاله یک مقایسه کننده با افست پایین پیشنهاد شده است. روشی برای تسریع سرعت تبدیل با استفاده از همزمان کردن متغیرها (کلاک متغیر) و خازنهای نمونه برداری توسعه داده شده است. تقویت کننده بار پیکسلی به حساسیت نوری 19/9 V/lxsدست می یابد.اندازه کامل سیگنال در خروجی پیکسل 1/8 V در منبع تغذیه 3/3-V است و میزان نویز 1.8 اندازه گیری شده است و دامنه پویای سگنال حاصل شده 60db است. در نهایت این مدار با نرم افزار HSPICE شبیه سازی شد و نتایج قابل قبولی بدست آمده است.این مدار با ولتاژ3.3 نیاز دارد و در تکنولوژی 0.35 میباشد.توان مصرفی 11 میلی وات وSFDR معادل 66 دسی بل و THDمعادل -2 و SNDRمعادل 40 دی بی است.
In this article, a high-speed analog-to-digital column-parallel converter with a small 12-bit resolution on both sides of the image sensor is proposed. This article also proposes a comparator with low offset. A method for accelerating the conversion speed using synchronization of variables (variable clock) and sampling capacitors have been developed. The pixel load amplifier achieves a light sensitivity of 9.19 V/lxs. The full signal size at the pixel output is 1/8V at the 3/3V power supply and the noise level is 1.8 and the dynamic signal amplitude is 60db. Finally, this circuit was simulated with HSPICE software and acceptable results were obtained. This circuit requires a voltage of 3.3V and is 0.35um in technology. Power consumption is 11 mW and SFDR is equivalent to 66dB, THD is equivalent to -2 and SNDR is equivalent to 40dB.
[1] O.Y. Pecht, A. Belenky, “Autoscaling CMOS APS with CustomizedIncrease of Dynamic Range,” ISSCC Dig. Tech. Papers, pp. 100-101, Feb.,2008
[2] W. Bidermann, A. E. Gamal, S. Ewedemi, J. Reyneti, H. Tian, D. Wile,D. Yang, “A 0.18m High Dynamic Range NTSC/PAL Imaging System-ona-Chip with Enhanced DRAM Frame Buffer,” ISSCC Dig. Tech. Papers, pp.212-213, Feb., 2007.
[3] O.Y. Pecht, A. Belenky, “Autoscaling CMOS APS with CustomizedIncrease of Dynamic Range,” ISSCC Dig. Tech. Papers, pp. 100-101, Feb.,2008.
[4] Steven Decker, R. Daniel McGrath, Kevin Brehmer, Gharles G. Sodini,“A 256 x 256 CMOS Imaging Array with Wide Dynamic Range Pixels andColumn-Parallel Digital Ouput”, IEEE J. Solid-State Circuits, 33, no. 12,pp. 2081-2091, 2009.
[5] S. H. Lewis and P.R.Gray, “A Pipelined 5-MSample/s 9-bit Analog-to-Digital Converter,’’ IEEE J. Solid-State Circuits, pp. 954-961, vol. SC-22,2010.
_||_
[1] O.Y. Pecht, A. Belenky, “Autoscaling CMOS APS with CustomizedIncrease of Dynamic Range,” ISSCC Dig. Tech. Papers, pp. 100-101, Feb.,2008
[2] W. Bidermann, A. E. Gamal, S. Ewedemi, J. Reyneti, H. Tian, D. Wile,D. Yang, “A 0.18m High Dynamic Range NTSC/PAL Imaging System-ona-Chip with Enhanced DRAM Frame Buffer,” ISSCC Dig. Tech. Papers, pp.212-213, Feb., 2007.
[3] O.Y. Pecht, A. Belenky, “Autoscaling CMOS APS with CustomizedIncrease of Dynamic Range,” ISSCC Dig. Tech. Papers, pp. 100-101, Feb.,2008.
[4] Steven Decker, R. Daniel McGrath, Kevin Brehmer, Gharles G. Sodini,“A 256 x 256 CMOS Imaging Array with Wide Dynamic Range Pixels andColumn-Parallel Digital Ouput”, IEEE J. Solid-State Circuits, 33, no. 12,pp. 2081-2091, 2009.
[5] S. H. Lewis and P.R.Gray, “A Pipelined 5-MSample/s 9-bit Analog-to-Digital Converter,’’ IEEE J. Solid-State Circuits, pp. 954-961, vol. SC-22,2010.