فهرست مقالات حداقل تاخیر

• دسترسی آزاد مقاله
  • صفحه چکیده
  • متن کامل
  
  1 - طراحی سلول تمام جمع کننده تک بیتی کم توان مبتنی بر ترانزیستور عبور
  مهدی سیاف عبدالرسول قاسمی روزبه حمزه ئیان
  10.30495/jce.2022.692834
  در دنیای الکترونیک و دیجیتال امروزی، افزایش تقاضا برای سیستم‌های قابل حمل موجب شده تا صنعت الکترونیک و تکنولوژی طراحی تراشه‌ها به سمت روش‌های کاهش مصرف توان سوق پیدا کنند و لذا مصرف توان به معیاری مهم در این زمینه تبدیل شده است. هم‌چنین افزایش سرعت تراشه‌ها و کاهش تاخیر چکیده کامل

  در دنیای الکترونیک و دیجیتال امروزی، افزایش تقاضا برای سیستم‌های قابل حمل موجب شده تا صنعت الکترونیک و تکنولوژی طراحی تراشه‌ها به سمت روش‌های کاهش مصرف توان سوق پیدا کنند و لذا مصرف توان به معیاری مهم در این زمینه تبدیل شده است. هم‌چنین افزایش سرعت تراشه‌ها و کاهش تاخیر انتشار مدارها همواره از اهداف مهم مهندسان طراح دیجیتال بوده است. از انجا که عنصر جمع‌کننده ‌ از جمله عناصر مهم در بسیاری از سیستم‌های دیجیتال است، لذا امروزه جمع‌کننده‌های گوناگون با تکنولوژی‌ها و رویکردهای مختلف طراحی مطرح شده‌اند که هر یک دارای مزایا و معایب مشخصی می‌باشند. در این مقاله، سلول مدار تمام جمع کننده تک بیتی مبتنی بر ترانزیستور عبور با مصرف توان کم ارائه شده است این مدار با فرکانس 1GHZبرای استفاده در بلوک های واحد محاسبه منطق و ریاضی پردازنده‌های سیگنال دیجیتال و انواع سیستم‌های الکترونیکی و مخابراتی دیجیتال کاربرد دارد . در مدار پیشنهادی از ساختار XOR-XOR استفاده شده و مبتنی بر تکنینک ترانزیستور عبور می باشد و پارامترهایی نظیر توان مصرفی، تاخیر انتشار، حاصلضرب توان در تاخیر ، و تعداد ترانزیستورها بهبود حاصل شده است. مدار پیشنهادی در تکنولوژی 180نانومتر CMOS طراحی شده است و نتایج شبیه سازی نشان می دهد که به ازای ولتاژ تغذیه 1.8 ولت توان مصرفی برابر با 83 میکرو وات ، تاخیر زمانی 89 پیکو ثانیه ، حاصلضرب توان در تاخیر 7 فمتو ژول بدست می آید. پرونده مقاله