فهرست مقالات اصغر ابراهیمی


  • مقاله

    1 - طراحی آپ-امپ با افست پایین و بهره بالا درمبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی جهت سنسور تصویر CMOS
    مهندسی مخابرات جنوب , شماره 1 , سال 6 , بهار 1396
    در این مقاله یک مبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی با سرعت و دقت بالا و در این حال توان پایین پیشنهاد شده است.CIS . ها به رنج دینامیکی وسیع و سرعت بالا و دقت بالا نیازمند است که در این مقاله پیشنهاد شده است.در نهایت این مدار با نرم افزار HSPICE شبیه سازی شد و نتا چکیده کامل
    در این مقاله یک مبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی با سرعت و دقت بالا و در این حال توان پایین پیشنهاد شده است.CIS . ها به رنج دینامیکی وسیع و سرعت بالا و دقت بالا نیازمند است که در این مقاله پیشنهاد شده است.در نهایت این مدار با نرم افزار HSPICE شبیه سازی شد و نتایج قابل قبولی بدست آمده است.این مدار به ولتاژ3.3 نیاز دارد و در تکنولوژی 0.35 میباشد.توان مصرفی 11 میلی وات وSFDR معادل 66 دسی بل و THDمعادل2 -و SNDRمعادل 40 دی بی است.سنورهای CIS بهبود یافته با سه تزانزسیتور وADC سیلیک 12بیتی ستون موازی دارای 5/19 بیت رنج دینامیکی دیجیتال و همچنین دارای انعطاف پذیری بالا برای تنظیمات شرایط متفاوت عکس برداری است . پرونده مقاله

  • مقاله

    2 - طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال سیلیک مد جریان با ERROR CORRECTION
    مهندسی مخابرات جنوب , شماره 4 , سال 7 , پاییز 1396
    یک ADC سیلیک جدید با تصحیح خطای دیجیتال ارائه شده است تا خطای خطی که توسط مقایسه کننده غیر دقیق و افست S/H بوجود می آید را کاهش دهد. عملکرد مدار مد جریان متعادل ولتاژ پایین جدید در نمونه و نگه داری ٬تقویت سیگنال و تابع مقایسه جریان توسعه یافته تا تشخیص دهد یک سیلیک ADC چکیده کامل
    یک ADC سیلیک جدید با تصحیح خطای دیجیتال ارائه شده است تا خطای خطی که توسط مقایسه کننده غیر دقیق و افست S/H بوجود می آید را کاهش دهد. عملکرد مدار مد جریان متعادل ولتاژ پایین جدید در نمونه و نگه داری ٬تقویت سیگنال و تابع مقایسه جریان توسعه یافته تا تشخیص دهد یک سیلیک ADC مد جریان سیلیک با منبع تغذیه5/1ولت چگونه کار میکند.نتایج با Hspice نشان داده شده تاADC در نرخ تبدیل 10n/s و تلفات توان کمتر از 2 میلی وات را به ارمغان آورد. در این شبیه سازی SFDR برابر 60دی بی و ENOB معادل 8 است که تقریبا مقادیر قابل قبولی هستند. پرونده مقاله

  • مقاله

    3 - بهینه سازی مبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی توان پایین و کاربرد آن در سنسور تصویر CMOS
    مهندسی مخابرات جنوب , شماره 1 , سال 9 , بهار 1399
    در این مقاله عملکرد دوربینهای ویدئویی با سرعت با استفاده از تکنولوژی سنسورهای تصویری CMOS بهبود یافته است.یک سنسور تصویری CMOS با سرعت بالا با خروجی موازی آنالوگ 1000 فریم بر ثانیه در 512*512 پیکسل و 3000 فریم بر ثانیه در 1024*1024 پیکسل پیشنهاد شده است.برای سنسورهای تص چکیده کامل
    در این مقاله عملکرد دوربینهای ویدئویی با سرعت با استفاده از تکنولوژی سنسورهای تصویری CMOS بهبود یافته است.یک سنسور تصویری CMOS با سرعت بالا با خروجی موازی آنالوگ 1000 فریم بر ثانیه در 512*512 پیکسل و 3000 فریم بر ثانیه در 1024*1024 پیکسل پیشنهاد شده است.برای سنسورهای تصویر CMOS با وسعت بالا یک ADC پیکسلی یک ADC تقریب پیاپی ستونی-موازی گزارش شده است. آرایه های ADC ستونی-موازی با سرعت بالا و با رزولیشن 12 بیت دارای اندازه کوچک آرایش 0.09 در دو طرف آرایه تصویر گنجانده شده است.روشی برای تسریع سرعت تبدیل با استفاده از همزمان کردن متغیرها (کلاک متغیر) و خازنهای نمونه برداری توسعه داده شده است. تقویت کننده بار پیکسلی به حساسیت نوری V/lxs19.9 دست می یابد.اندازه کامل سیگنال در خروجی پیکسل v1.8 در منبع تغذیه v 3.3 است و میزان نویز 1.8 اندازه گیری شده است و دامنه پویای سگنال حاصل شده 60db است. پرونده مقاله

  • مقاله

    4 - طراحی مقایسه گر با آفست پایین در مبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی
    مهندسی مخابرات جنوب , شماره 5 , سال 10 , زمستان 1399
    در این مقاله یک مبدل آنالوگ به دیجیتال ستونی-موازی با سرعت بالا و با رزولیشن 12 بیت دارای اندازه کوچک در دو طرف سنسور تصویرپیشنهاد شده است. همچنین در این مقاله یک مقایسه کننده با افست پایین پیشنهاد شده است. روشی برای تسریع سرعت تبدیل با استفاده از همزمان کردن متغیرها (ک چکیده کامل
    در این مقاله یک مبدل آنالوگ به دیجیتال ستونی-موازی با سرعت بالا و با رزولیشن 12 بیت دارای اندازه کوچک در دو طرف سنسور تصویرپیشنهاد شده است. همچنین در این مقاله یک مقایسه کننده با افست پایین پیشنهاد شده است. روشی برای تسریع سرعت تبدیل با استفاده از همزمان کردن متغیرها (کلاک متغیر) و خازنهای نمونه برداری توسعه داده شده است. تقویت کننده بار پیکسلی به حساسیت نوری 19/9 V/lxsدست می یابد.اندازه کامل سیگنال در خروجی پیکسل 1/8 V در منبع تغذیه 3/3-V است و میزان نویز 1.8 اندازه گیری شده است و دامنه پویای سگنال حاصل شده 60db است. در نهایت این مدار با نرم افزار HSPICE شبیه سازی شد و نتایج قابل قبولی بدست آمده است.این مدار با ولتاژ3.3 نیاز دارد و در تکنولوژی 0.35 میباشد.توان مصرفی 11 میلی وات وSFDR معادل 66 دسی بل و THDمعادل -2 و SNDRمعادل 40 دی بی است. پرونده مقاله