توانمصرفی کمتر، پهنای باند ارتباطی بزرگ‌تر و تأخیر کمتر از مزایای شبکه های نوری نسبت به ارتباطات الکتریکی است؛ اما چالش هایی مانند مسیریابی و هم‌بندی در این شبکه ها وجود دارد به ‌نحوی‌که برای ارسال داده، نیاز به پیمودن گام های زیادی است که باعث بزرگ‌تر شدن شبکه و اتلاف می شود. با پیچیده تر شدن و بزرگ‌تر شدن شبکه ها، در ساخت شبکه روی تراشه، مشکلاتی نظیر هزینه ارتباطات بین اجزاء و احتمال بروز هر خرابی غیر قابل ‌پیش‌بینی در مدارهای ارتباطی وجود دارد. از این ‌رو ارائه یک الگوریتم تحمل پذیر خطا، نقش مهمی در گسترش معماری شبکه روی تراشه دارد. در این مقاله، یک الگوریتم مسیریابی تطبیقی تحمل پذیر اشکال ارائه خواهد شد که هدف اصلی آن، ایجاد توانایی جهت تعامل با تعداد قابل ‌قبولی اِشکال بدون از کار انداختن گره های سالم در شبکه است. نتایج حاصل از شبیه سازی تأخیر پیام در روش پیشنهادی، برابر با 5- ۱۰× ‎ ‎ 1 و گرادیان برابر 5- ۱۰× ‎ ‎ 169/1 به ازای epotch مساوی با 280 است که توانایی آن را در کاهش تأخیر بر روی شبکه اثبات می نماید. تغییر بسیار جزئی تأخیر پیام در ارزیابی روش پیشنهادی، نیز نشانگر قابل قبول بودن روش پیشنهادی است. همچنین، وجود برابر با 7- ۱۰× ‎ ‎ 1 و گرادیان برابر 3- ۱۰× ‎ ‎ 527/1 به ازای epotch مساوی با 350 در مقدار انرژی مصرفی، بیانگر کاهش انرژی مصرفی نسبت به روش های مرسوم در مراجع موجود است، هرچند احتمالا سربار سامانه پیشنهادی نسبت به برخی روش های قبلی افزایش می یابد.