Introducing a new CMOS-MTJ architecture for fast and highly low power 4:2 approximate compressors: insights into their applications in image processing

Subject Areas : Electronic Engineering

Farahnaz Zakerian ^{1 *}

1 - Islamic Azad University of yazd

Received: 2024-09-02 Accepted : 2025-01-07 Published : 2025-03-20

Keywords: Approximate multiplier, MATLAB, 4:2 compressor, Adiabatic MTJ/CMOS hybrid structure, ADS.,

Abstract :

The performance of digital signal processors (DSPs) can be improved by introducing some acceptable errors, such as the inaccuracy of hardware computational blocks. In fault-tolerant signal and image processing, approximation multipliers are used. These programs are superior in speed and energy efficiency but sacrifice accuracy. In this paper, we focus on the design of a 4:2 approximation compressor, which is at the heart of the inexact multipliers. This study proposes a concept for an approximation multiplier that uses an MTJ-based 4:2 approximation compressor to reduce hardware and power consumption compared to current designs. Using 180 nm CMOS technology and a novel adiabatic MTJ/CMOS hybrid structure, a method is proposed to create compressor circuits with a 4:2 approximation compressor. The evaluation findings in the above-mentioned technology show a significant improvement in the proposed system. The compressor performance was simulated in ADS and calculated in terms of delay, power and power delay product (PDP) with values of 969.53 µj, 067.41 ps and 216.2 fsj, respectively. When multiplying images in MATLAB, the proposed compressor is used to simulate an 8×8 multiplier. The MSSIM and PSNR are competitive with values of 26.79 and 15.52, respectively, which is comparable to more complex approximation coefficients.

References:

[1] R. Reis, Y. Cao, and G. Wirth, Circuit design for reliability: Springer, 2015. https://doi.org/10.1007/978-1-4614-4078-9
[2] S. Mittal, "A survey of techniques for approximate computing," ACM Computing Surveys (CSUR), vol. 48, pp. 1-33, 2016. https://doi.org/10.1145/2893356
[3] M. Pedram and J. M. Rabaey, Power aware design methodologies: Springer Science & Business Media, 2002. https://doi.org/10.1007/b101914
[4] Y. Zhang, W. Zhao, J.-O. Klein, W. Kang, D. Querlioz, Y. Zhang, et al., "Spintronics for low-power computing," in 2014 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2014, pp. 1-6.
[5] W. C. Athas, L. J. Svensson, J. G. Koller, N. Tzartzanis, and E. Y.-C. Chou, "Low-power digital systems based on adiabatic-switching principles," IEEE Transactions on very large scale integration (VLSI) systems, vol. 2, pp. 398-407, 1994. DOI: 10.1109/92.335009
[6] S. Matsunaga, J. Hayakawa, S. Ikeda, K. Miura, H. Hasegawa, T. Endoh, et al., "Fabrication of a nonvolatile full adder based on logic-in-memory architecture using magnetic tunnel junctions," Applied Physics Express, vol. 1, p. 091301, 2008. DOI:10.1143/APEX.1.091301
[7] E. Deng, Y. Zhang, J.-O. Klein, D. Ravelsona, C. Chappert, and W. Zhao, "Low power magnetic full-adder based on spin transfer torque MRAM," IEEE transactions on magnetics, vol. 49, pp. 4982-4987, 2013. DOI: 10.1109/TMAG.2013.2245911
[8] S. Venkataramani, S. T. Chakradhar, K. Roy, and A. Raghunathan, "Approximate computing and the quest for computing efficiency," in Proceedings of the 52nd Annual Design Automation Conference, 2015, pp. 1-6. https://doi.org/10.1145/2744769.275116
[9] B. K. Mohanty and A. Choubey, "Efficient design for radix-8 booth multiplier and its application in lifting 2-D DWT," Circuits, Systems, and Signal Processing, vol. 36, pp. 1129-1149, 2017. https://doi.org/10.1007/s00034-016-0349-9
[10] S. Tabrizchi, N. Azimi, and N. Keivan, "Design a novel ternary half adder and multiplier based on carbon nano-tube field effect transistors (CNTFETs)," Frontiers, vol. 1, pp. 423-433, 2016. https://doi.org/10.1631/FITEE.1500366
[11] P. Aliparast, Z. D. Koozehkanani, and F. Nazari, "An ultra high speed digital 4-2 compressor in 65-nm CMOS," International Journal of Computer Theory and Engineering, vol. 5, p. 593, 2013. DOI: 10.7763/IJCTE.2013.V5.756
[12] F. Sharifi, Z. Saifullah, and A.-H. Badawy, "Design of adiabatic MTJ-CMOS hybrid circuits," in 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017, pp. 715-718. DOI: 10.1109/MWSCAS.2017.8053023
[13] M. Ahmadinejad and M. H. Moaiyeri, "Energy-efficient magnetic 5: 2 compressors based on SHE-assisted hybrid MTJ/FinFET logic," Journal of Computational Electronics, vol. 19, pp. 206-221, 2020. DOI: 10.1007/s10825-019-01441-0
[14] M. Maleknejad, S. M. Mirhosseini, and S. Mohammadi, "A CNFET-based PVT-tolerant hybrid majority logic 4: 2 compressor design for high speed energy-efficient applications," Microprocessors and Microsystems, p. 104031, 2021. https://doi.org/10.1016/j.micpro.2021.104031
[15] L. Maddisetti, R. K. Senapati, and J. Ravindra, "Accuracy evaluation of a trained neural network by energy efficient approximate 4: 2 compressor," Computers & Electrical Engineering, vol. 92, p. 107137, 2021. https://doi.org/10.1016/j.compeleceng.2021.107137
[16] B. Fang, H. Liang, D. Xu, M. Yi, Y. Sheng, C. Jiang, et al., "Approximate multipliers based on a novel unbiased approximate 4-2 compressor," Integration, vol. 81, pp. 17-24, 2021. https://doi.org/10.1016/j.vlsi.2021.05.003
[17] M. M. D. Savio, T. Deepa, P. D. Dharshini, K. Sonali, and O. Singh, "Design of High speed Multiplier using Input Scrambled 5-3 compressor for Error Tolerant image processing," in Journal of Physics: Conference Series, 2022, p. 012044. DOI: 10.1088/1742-6596/2335/1/012044
[18] R. G. Shankar and D. Ananthi, "Approximate Booth Multipliers using Compressors and Counter," in 2023 International Conference on Inventive Computation Technologies (ICICT), 2023, pp. 1658-1662. DOI: 10.1109/ICICT57646.2023.10134198
[19] P. J. Edavoor, S. Raveendran, and A. D. Rahulkar, "Approximate multiplier design using novel dual-stage 4: 2 compressors," IEEE Access, vol. 8, pp. 48337-48351, 2020. DOI: 10.1109/ACCESS.2020.2978773
[20] N. Srinivas and Y. R. Rao, "Design of High Speed 5: 2 Compressor for Fast Arithmetic Circuits," International Journal of Engineering and Advanced Technology (IJEAT), vol. 6, 2017.
[21] K. M. Reddy, M. Vasantha, Y. N. Kumar, and D. Dwivedi, "Design and analysis of multiplier using approximate 4-2 compressor," AEU-International Journal of Electronics and Communications, vol. 107, pp. 89-97, 2019. https://doi.org/10.1016/j.aeue.2019.05.021
[22] J. S. Moodera, L. R. Kinder, T. M. Wong, and R. Meservey, "Large magnetoresistance at room temperature in ferromagnetic thin film tunnel junctions," Physical review letters, vol. 74, p. 3273, 1995. https://doi.org/10.1103/PhysRevLett.74.3273
[23] R. Zand, A. Roohi, S. Salehi, and R. F. DeMara, "Scalable adaptive spintronic reconfigurable logic using area-matched MTJ design," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 63, pp. 678-682, 2016. DOI: 10.1109/TCSII.2016.2532099
[24] B. Behin-Aein, J.-P. Wang, and R. Wiesendanger, "Computing with spins and magnets," MRS Bulletin, vol. 39, pp. 696-702, 2014. https://doi.org/10.48550/arXiv.1411.6960
[25] W. Zhao, E. Belhaire, C. Chappert, and P. Mazoyer, "Spin transfer torque (STT)-MRAM--based runtime reconfiguration FPGA circuit," ACM Transactions on Embedded Computing Systems (TECS), vol. 9, pp. 1-16, 2009. https://doi.org/10.1145/1596543.1596548
[26] R. K. Yadav, A. K. Rana, S. Chauhan, D. Ranka, and K. Yadav, "Adiabatic technique for energy efficient logic circuits design," in 2011 International Conference on Emerging Trends in Electrical and Computer Technology, 2011, pp. 776-780. DOI:10.1109/ICETECT.2011.5760223
[27] P. Hasini and T. K. Murthy, "A Novel high-speed transistorized 8x8 Multiplier using 4-2 Compressors," International Journal of Engineering Research and General Science, vol. 3, pp. 359-365, 2015.
[28] [H. Qi, Y.-B. Kim, and M. Choi, "A high speed low power modulo 2 n+ 1 multiplier design using carbon-nanotube technology," in 2012 IEEE 55th international midwest symposium on circuits and systems (MWSCAS), 2012, pp. 406-409. DOI: 10.1109/MWSCAS.2012.6292043
[29] C.-H. Chang, J. Gu, and M. Zhang, "Ultra low-voltage low-power CMOS 4-2 and 5-2 compressors for fast arithmetic circuits," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 51, pp. 1985-1997, 2004. DOI: 10.1109/TCSI.2004.835683
[30] E. Deng, Y. Zhang, J.-O. Klein, D. Ravelsona, C. Chappert, and W. Zhao, "Low power magnetic full-adder based on spin transfer torque MRAM," IEEE transactions on magnetics, vol. 49, pp. 4982-4987, 2013. DOI: 10.1109/TMAG.2013.2245911
[31] F. Sabetzadeh, M. H. Moaiyeri, and M. Ahmadinejad, "A majority-based imprecise multiplier for ultra-efficient approximate image multiplication," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 66, pp. 4200-4208, 2019. DOI: 10.1109/tcsi.2019.2918241
[32] O. Akbari, M. Kamal, A. Afzali-Kusha, and M. Pedram, "Dual-quality 4: 2 compressors for utilizing in dynamic accuracy configurable multipliers," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 25, pp. 1352-1361, 2017. DOI: 10.1109/TVLSI.2016.2643003
[33] A. G. M. Strollo, E. Napoli, D. De Caro, N. Petra, and G. Di Meo, "Comparison and extension of approximate 4-2 compressors for low-power approximate multipliers," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 67, pp. 3021-3034, 2020. DOI: 10.1109/TCSI.2020.2988353
[34] Z. Wang, A. C. Bovik, H. R. Sheikh, and E. P. Simoncelli, "Image quality assessment: from error visibility to structural similarity," IEEE transactions on image processing, vol. 13, pp. 600-612, 2004. DOI: 10.1109/TIP.2003.819861
[35] U. SIPI, "The USC-SIPI image database," ed, 2016.
[36] D. Esposito, A. G. M. Strollo, E. Napoli, D. De Caro, and N. Petra, "Approximate multipliers based on new approximate compressors," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 65, pp. 4169-4182, 2018. DOI: 10.1109/TCSI.2018.2839266
[37] Y. J. Chang, Y. C. Cheng, Y. F. Lin, S. C. Liao, C. H. Lai, and T. C. Wu, "Imprecise 4‐2 compressor design used in image processing applications," IET Circuits, Devices & Systems, vol. 13, pp. 848-856, 2019. DOI: 10.1049/iet-cds.2018.5403
[38] M. Sam Daliri, K. Navi, R. Faghih Mirzaee, S. Sam Daliri, and N. Bagherzadeh, "A new approach for designing compressors with a new hardware‐friendly mathematical method for multi‐input XOR gates," IET Circuits, Devices & Systems, vol. 11, pp. 46-57, 2017. https://doi.org/10.1049/iet-cds.2016.0041

Full-Text:



Introducing a new CMOS-MTJ architecture for fast and …/ Zakerian

 

Introducing a new CMOS-MTJ architecture for fast and highly low power 4:2 approximate compressors: insights into their applications in image processing

Farahnaz Zakerian 1*

1 Department of Electrical Engineering, Yazd Branch, Islamic Azad University, Yazd, Iran

[e-mail]

Abstract: The performance of digital signal processors (DSPs) can be improved by introducing some acceptable errors, such as the inaccuracy of hardware computational blocks. In fault-tolerant signal and image processing, approximation multipliers are used. These programs are superior in speed and energy efficiency but sacrifice accuracy. In this paper, we focus on the design of a 4:2 approximation compressor, which is at the heart of the inexact multipliers. This study proposes a concept for an approximation multiplier that uses an MTJ-based 4:2 approximation compressor to reduce hardware and power consumption compared to current designs. Using 180 nm CMOS technology and a novel adiabatic MTJ/CMOS hybrid structure, a method is proposed to create compressor circuits with a 4:2 approximation compressor. The evaluation findings in the above-mentioned technology show a significant improvement in the proposed system. The compressor performance was simulated in ADS and calculated in terms of delay, power and power delay product (PDP) with values of 969.53 µj, 067.41 ps and 216.2 fsj, respectively. When multiplying images in MATLAB, the proposed compressor is used to simulate an 8×8 multiplier. The MSSIM and PSNR are competitive with values of 26.79 and 15.52, respectively, which is comparable to more complex approximation coefficients.

Keywords: Approximate multiplier, MATLAB, 4:2 compressor, Adiabatic MTJ/CMOS hybrid structure, ADS.

JCDSA, Vol. 2, No. 4, Winter 2025	Online ISSN: 2981-1295	Journal Homepage: https://sanad.iau.ir/en/Journal/jcdsa
Received: 2024-09-02	Accepted: 2025-01-07	Published: 2025-03-20
CITATION	Zakerian, F., "Introducing a new CMOS-MTJ architecture for fast and highly low power 4:2 approximate compressors: insights into their applications in image processing", Journal of Circuits, Data and Systems Analysis (JCDSA), Vol. 2, No. 4, pp. 1-13, 2025. DOI: 10.82526/JCDSA.2025.1146214
COPYRIGHTS	©2025 by the authors. Published by the Islamic Azad University Shiraz Branch. This article is an open-access article distributed under the terms and conditions of the Creative Commons Attribution 4.0 International (CC BY 4.0) https://creativecommons.org/licenses/by/4.0

 

* Corresponding author

 

Extended Abstract

1-       Introduction

Utilizing unconventional CMOS devices and new nanotechnology is one method for minimizing leakage power in low-power electronics design. Low-power applications can benefit greatly from the usage of some developing technologies. The non-volatile memory known as magnetic tunnel junction (MTJ) provides a fast access time, a small footprint, and is compatible with CMOS technology. Thus, it is well-suited for implementations in in-memory logic systems. Since MTJ-based LiM structures have nearly negligible quiescent power dissipation, they are ideally suited for low power systems. Because of their high performance, digital signal processors (DSPs) provide excellent computing platforms for handling multimedia. 

Multiplier circuits are commonly employed in the image processing industry. To improve the circuit's efficiency and shorten the critical route delay, compressors are employed for summing. Since more efficient multipliers require faster compressors, this necessitates lowering their power requirements. To improve performance while decreasing power consumption, 4:2 and 5:2 compressors are commonly utilized in modern multiplier designs.

In this study, we introduce a new logical design for an approximate 4:2 compressor and use it to develop an approximate multiplier. To do this, cutting-edge hybrid adiabatic compressors are incorporated into the multiplier circuit. Current-mode logic circuit design significantly decreases the time it takes for an output to be generated. Therefore, the performance of the multiplier circuit can be greatly enhanced by designing the central section, which comprises of compressors, in MTJ/CMOS technology.

2-       Methodology

A broad variety of silicon FET (MOSFET or FinFET) based compressors are built on the same two essential logic blocks, regardless of whether they are designed for precision or non-precision 4:2 compressors. In this work, 4:2 compressor in CMOS-MTJ technology was proposed using the adibatback logic design. Therefore, the truth table of the approximation mode and the magnitude of the approximation error are described first to introduce the design of the 4:2 approximation compressors. Next, the logical circuit structure of the approximation compressor is shown and its circuit function is introduced at the gate level. Adibatback logic in CMOS-MTJ technology is used to create and design the approximation models described in this article at the transistor level. Through simulation in ADS, it is ensured that base gates and non-precision compressors operate correctly. Following the compressor architectural design, this part explains the approximate multiplier architecture that was employed to test the suggested approximation compressor. While the outputs of this multiplier architecture have an acceptable accuracy when compared to the exact multiplier, it should be noted that all of the 4:2 compressor components utilized in this article's proposed multiplier are approximate.

3-       Results and discussion

All of the suggested compressors are built on 180 nm CMOS-MTJ technology, run at 1 GHz, and require only 0.9 v of bias voltage. Transistor count, latency, power, and PDP metrics are all examples of operational efficiency metrics that can be used to analyze the quality of the proposed hardware architecture. Less transistors means a more compact design. Latency is the amount of time it takes for a design to carry out its intended function; it is used to gauge the highest possible running speed of a circuit and to broach topics like power consumption. For a wide variety of equivalent accuracy, the parameters of the design, such as the number of transistors, latency, and power consumption, should be optimized. In the architecture of compressor designs, a design with less error has been considered. Compressors are typically designed with the assumption that all input states have an equal chance of occurring. The total number of errors, the total number of transistors, power consumption, delay and the Power-Delay Product (PDP) delay of the proposed approximate current mode compressors are reported. In comparison to previous approximate compressors in current mode articles, the suggested approximate compressor performs better, as evidenced by the table, in terms of power and delay, transistor count, and error count. We have used the ADS2009 simulator to evaluate the suggested approximation multiplier circuits.

4-       Conclusion

This study proposes a novel, remarkably simple 4:2 approximation compressor architecture. In accordance with different applications, it uses a revolutionary MTJ/CMOS adiabatic structure-based design to minimize power consumption problems. With a specified error rate, the suggested system exhibits an acceptable accuracy. Thus, the suggested technique has a favorable error rate and greatly improves both MED and MRED. This compressor, which has minimized hardware complexity, latency, and power consumption with flexibility in accuracy criteria, was also suggested in the paper for a multiplication operation. Utilizing ADS simulator, this adiabatic architecture was planned and built at the transistor level utilizing MTJ/CMOS technology at 180 nm. Using MATLAB, the suggested structures' potential for usage in error-tolerant applications like image processing was examined. Findings from the study indicate that, when compared to previous efforts, the suggested multiplier performs satisfactorily for picture multiplication in terms of accuracy, speed, and power consumption. Our goal is to supply multipliers in the future using differential current mode architecture and 5:2 compressors with MTJ technology. We will also assess the multiplier's performance and ensure that applications continue to process data accurately.

 

 

 

 

معرفی یک معماری جدید CMOS-MTJ برای کمپرسورهای تقریبی 4:2 سریع و کم­توان: بررسی کاربردهای آنها در پردازش تصویر

فرحناز ذاکریان¹1 

1- گروه مهندسی برق، واحد یزد، دانشگاه آزاد اسلامی، یزد، ایران ([e-mail])

چکیده: عملکرد پردازنده­های سیگنال دیجیتال را می­توان با اعمال برخی خطاهای قابل قبول، مانند عدم دقت بلوک­های محاسباتی سخت­افزاری، بهبود بخشید. در پردازش سیگنال و تصویر مقاوم به خطا، از ضریب­های تقریبی استفاده می­شود. این برنامه­ها در سرعت و بهره­وری انرژی برتر هستند اما دقت را قربانی می­کنند. در این مقاله، ما بر روی طراحی یک کمپرسور تقریبی 4:2 تمرکز می‌کنیم که در قلب ضرب‌های غیردقیق قرار دارد. این مطالعه مفهومی را برای یک ضریب تقریبی پیشنهاد می‌کند که از یک کمپرسور تقریبی 4:2 بر اساس MTJ به منظور کاهش سخت‌افزار و مصرف برق استفاده می‌کند. با استفاده از فناوری CMOS 180 نانومتری و ساختار هیبریدی MTJ/CMOS آدیاباتیک جدید، روشی برای ایجاد مدارهای کمپرسور با کمپرسور تقریبی 4:2 پیشنهاد شده است. یافته‌های ارزیابی در فناوری ذکر شده در بالا، بهبود قابل توجهی را در سیستم پیشنهادی نشان می‌دهد. عملکرد کمپرسور در ADS شبیه­سازی شد و از نظر تاخیر، توان و محصول تاخیر توان با مقادیر 969/53 µj و 067/41ps و 216/2 fsj به ترتیب محاسبه شد. هنگام ضرب تصاویر در متلب، از کمپرسور پیشنهادی برای شبیه‌سازی یک ضرب‌کننده ۸×۸ استفاده می‌شود. شاخص‌های MSSIM و PSNR با مقادیر 26/79و 15/52 این ضریب با ضریب‌های تقریبی پیچیده‌تر قابل رقابت هستند. 

واژه های کلیدی: ضرب­کننده تقریبی، متلب، کمپرسور 4:2، ساختار هیبریدی آدیاباتیک MTJ/CMOS، ADS 

DOI: 10.82526/JCDSA.2025.1146214		نوع مقاله: پژوهشی
تاریخ چاپ مقاله:  31/12/1403	تاریخ پذیرش مقاله:  18/10/1403	تاریخ ارسال مقاله: 12/06/1403

 

---

[1]  فرحناز ذاکریان

 

1-        مقدمه

دقت و قابلیت اطمینان بالا از ویژگی­های مهم در صنعت نیمه­هادی است که علاوه بر کارایی در عملکرد و توان مصرفی، در طراحی سازه­های محاسباتی نقش دارد [1]. بلوک­های حسابی دیجیتال تعبیه شده در این دستگاه­ها نیز از حقایق ذکر شده در بالا مستثنی نیستند. با این حال، بسیاری از برنامه­ها همچنان اشتباه یا عدم دقت را در محاسبات خود حفظ می­کنند؛ حتی اگر نتایج قابل استفاده باشند. کاربردهای چندرسانه­ای مانند پردازش تصویر، نمونه­هایی از یک مورد مناسب برای استفاده از الگوریتم­ها و ساختارهای غیردقیق هستند [2].

در دهه گذشته، دستگاه­های اینترنت اشیا، وسایل الکترونیکی قابل حمل مانند گوشی­های هوشمند، تبلت­ها و حسگرها به طور چشمگیری افزایش یافته است. اکثر این دستگاه ها با باتری کار می­کنند و بنابراین مصرف انرژی (عمر باتری) به یک محدودیت طراحی حیاتی تبدیل شده است. بنابراین، محققان به دنبال کشف روش‌های جدیدی برای طراحی الکترونیک کم‌مصرف شدند [3]. روشی برای طراحی الکترونیک کم­مصرف که مصرف برق نشتی را کاهش می­دهد، استفاده از دستگاه­های CMOS¹ غیر متعارف و استفاده از فناوری­های نوظهور نانو است. برخی از فناوری­های نوظهور جدید برای استفاده در کاربردهای کم­توان بسیار مناسب هستند [4]. روش دیگر برای کاهش مصرف برق دینامیکی، بازیابی انرژی ذخیره شده در خازن بار به جای اتلاف آن به صورت گرما است. این رویکرد که بر اساس بازیافت انرژی عمل می­کند، به عنوان طراحی مدار آدیاباتیک (برگشت­پذیر) شناخته می­شود [5]. علاوه بر این، معماری­های بسیار کم­توان را می­توان با پارادایم منطق در حافظه (LiM)² تحقق بخشید، جایی که عناصر حافظه بر روی مدارهای منطقی توزیع می­شوند [6]. اتصال تونل مغناطیسی (MTJ)³ یک حافظه غیر فرار است که زمان دسترسی کوتاه، ابعاد کوچک و سازگار با فناوری CMOS دارد [7]. بنابراین، برای استفاده در معماری­های منطق در حافظه بسیار مناسب است. سازه­های LiM با استفاده از MTJ برای طراحی­های کم­توان بسیار مناسب هستند، زیرا اتلاف توان ساکن در این مدارها تقریباً صفر است.

پردازش چندرسانه­ای سهم عمده­ای از فرآیندهای کلی در دستگاه­های الکترونیکی قابل حمل را به خود اختصاص می­دهد. استفاده از روش‌های محاسباتی نادقیق در چنین برنامه‌هایی مزایایی را به همراه دارد، از جمله کاهش پیچیدگی سخت‌افزار، کاهش اتلاف توان و همچنین افزایش عملکرد [8]. پردازنده‌های سیگنال دیجیتال (DSP)⁴ به دلیل عملکرد برتر، پلتفرم‌های محاسباتی درخشانی را برای پردازش چند رسانه‌ای ارائه می‌کنند. یک مدار پرکاربرد در بخش پردازش تصویر استفاده از مدارات ضرب­کننده می­باشد. برای یک ضرب­کننده n×n، در بخش کاهش رقم نقلی، رقم­های نقلی تولید شده در بخش تولید رقم نقلی را به دو رقم کاهش می­دهد. این امر عمدتا با پیاده­سازی چند مرحله­ای بخش کاهش رقم نقلی که در آن از جمع­کننده با ذخیره رقم نقلی⁵ به صورت آرایه­ای از جمع­کننده­ها و یا از کمپرسورها استفاده شده، صورت می­پذیرد [9]. کمپرسورها برای انجام عمل جمع مورد استفاده قرار می­گیرند که باعث می­شود تاخیر مسیر بحرانی را نیز کاهش داده و کارایی کلی مدار را نیز افزایش دهند [10]. در نتیجه افزایش سرعت کمپرسورها و کاهش توان مصرفی آنها برای دستیابی به ضرب­کننده­ها با کارایی بالاتر ضرروی است. امروزه برای طراحی ضرب­کننده­ها با سرعت بالا، کمپرسورهای 4:2 و 5:2 به طور گسترده برای افزایش سرعت و کاهش توان به کار می­روند [11].

در این مقاله، ما همچنین یک مدار جدید برای طراحی کمپرسور 4:2 غیردقیق معرفی می‌کنیم. ایده اساسی در پشت این تحقیق، اتخاذ بیان منطقی ساده‌تر با توجه به ویژگی‌های VLSI تحت فناوری CMOS-MTJ است. طراحی پیشنهادی باعث صرفه­جویی قابل توجهی از نظر اشغال منطقه، اتلاف توان و همچنین تاخیر انتشار در فناوری هدف می­شود. در این مقاله یک ضرب­کننده تقریبی بر اساس طراحی منطقی جدید کمپرسور 4:2 تقریبی پیشنهادی ارائه شده است. در این روش برای افزایش سرعت مدار ضرب­کننده از کمپرسورهای با ساختار هیبریدی آدیاباتیک جدید استفاده شده است. طراحی مدارات منطقی در مد جریان به کاهش بسیار خوب تاخیر در خروجی می­انجامد. بنابراین طراحی بخش اصلی مدار ضرب­کننده که از کمپرسورها تشکیل شده است در فناوری MTJ/CMOS کمک قابل توجهی به بهبود عملکرد مدار ضرب­کننده خواهد کرد. در این کار، برای طراحی منطق کمپرسور پیشنهادی از خانواده مدارهای آدیاباتیک غیرفرار مبتنی بر Spin-MTJ را بر اساس [12] استفاده می‌کنیم. همچنین در این کار با ارائه یک معماری جدید برای ایجاد ضرب تقریبی 8×8 دادب با کمپروسورهای 4:2 یک راهکار کاهش­دهنده برای سخت­افزار مداری ایجاد کرده­ایم. سهم اصلی این مقاله در طراحی ضرب­کننده پیشنهادی به شرح ذیل است:

•                      بهره­مندی از ویژگی تغییر ولتاژ آستانه در فناوري نانو لوله کربنی، براي طراحی ماژول­هاي کمپرسور تقریبی 4:2 و بازیابی جریان­هاي تضعیف شده در مد جریان.

•                      با توجه به اهمیت حاشیه نویز در کاربردهاي مقاوم در برابر خطا و با بهره­گیري از ویژگی بالا بودن حاشیه نویز، از کمپرسور 4:2 در طراحی ضرب­کننده تقریبی با دقت بالاتر استفاده می­شود.

•                      طرحی کمپرسورهاي تقریبی با کمترین خطا در مد جریان برای افزایش دقت ضرب­کننده تقریبی پیشنهادی.

•                      ایجاد یک استراتژی ضرب جدید و مقایسه طرح برای یک کاربرد تصویرسازی از لحاظ کیفیت در نرم­افزار متلب با سایر کارها.

•                      بررسی طراحی کمپروسور پیشنهادی از لحاظ توان مصرفی و سرعت و تعداد ترانزیستورهای حاصل از آنها.

·       بقیه این مقاله به شرح زیر سازماندهی شده است. در بخش 2، بررسی آثار مرتبط انجام شده است و برخی مفاهیم اولیه معرفی شده است. در بخش 3، یک توصیف منطقی از کمپرسور غیردقیق 4:2 بر اساس مدل پیشنهادی با ساختار هیبریدی آدیاباتیک ارائه شده است. اجرای VLSI کمپرسور پیشنهادی 4:2 نیز برای فن‌آوری MTJ/CMOS به تفصیل آمده است. در بخش 4، عملکرد کمپرسور پیشنهادی 4:2 در مقایسه با آخرین وضعیت موجود ارزیابی شده است. برای این منظور، برای فناوری، معیارهای عملکرد خاص آن در نظر گرفته می­شود. علاوه بر این، مانند طراحی سازه­های غیر دقیق، مصالحه بین خطای خروجی و سایر معیارهای عملکرد در نظر گرفته می­شود. به عنوان یک مطالعه موردی، استفاده از پردازش تصویر بر اساس ضرب­کننده با کمپرسورهای غیردقیق در نظر گرفته شده است. در نهایت، بخش 5 مقاله را به پایان می­رساند.

2-       پیشینه تحقیق

2-‏1-‏       کارهای مرتبط

در سال­های اخیر، تکنیک‌های اتوماسیون و الگوریتم‌های یادگیری ماشین تقریباً در تمام زمینه‌ها، نقش مهمی را ایفا نموده­اند. محاسبات تقریبی، که برای دستیابی به عملکرد بالاتر یا تاخیر کمتر و یا مصرف انرژی کمتر، دقت کامل را کاهش می­دهد، به طور گسترده در برنامه­های کاربردی مقاوم در برابر خطا مانند چند رسانه­ای و یادگیری ماشین استفاده می­شود. در این بخش به مرور کارهای انجام شده برای طراحی کمپرسور و ضرب­کننده­های تقریبی پرداخته شد. برای کمپرسورهای دقیق و تقریبی 5:2، مرجع [13] کار بر روی طرح‌های ترکیبی کارآمد اتصال تونل مغناطیسی MTJ/FinFET را پیشنهاد می‌کند. طرح‌های پیشنهادی از روش نوشتن اثر اسپین هال (SHE)⁶ برای ذخیره اطلاعات در MTJ استفاده می‌کنند، که تا حد زیادی بازده انرژی سوئیچینگ MTJ را در مقایسه با روش استاندارد گشتاور انتقال اسپین⁷ افزایش می‌دهد. با استفاده از مدل‌های FinFET 7 نانومتری و عمود بر SHE MTJ، مدارها در HSPICE شبیه‌سازی شده‌اند. هنگامی که با همتایان دقیق خود مقایسه می­شود، نتایج نشان می­دهد که سیستم­های تقریبی پیشنهادی به طور قابل توجهی مصرف انرژی و تعداد دستگاه را بهبود می­بخشند. طراحی دقیق 51 درصد بهبود در مصرف برق، 16 درصد بهبود در تاخیر خواندن و 70 درصد کاهش در تعداد ترانزیستورها در هنگام استفاده از طرح­های تقریبی اول و دوم ارائه شده دارد. میزان خطا در کمپرسور طراحی تقریبی دوم بطور قابل ملاحظه­ای کمتر است (27 در مقابل 48) و پارامترهای عملکرد نیز بهبود یافته­اند. برنامه­های پردازش تصویر اغلب از کمپرسورهای نادقیق 5:2 به عنوان معیاری برای اندازه­گیری دقت استفاده می­کنند. شبیه‌سازی‌های گسترده در متلب تأیید می‌کند که روش پیشنهادی، که تعدادی از معیارهای دقت و کیفیت را در نظر می‌گیرد، طیف گسترده‌ای از قابلیت‌ها را برای کاربردهای پردازش تصویر ارائه می‌دهد.

همانطور که در [14] نشان داده شده است، یک سلول کمپرسور هیبریدی 4:2 می­تواند تنها با استفاده از گیت­های اکثریت دو طرفه و مالتی­پلکسرها ساخته شود. ترانزیستورهای اثر میدان نانولوله کربنی (CNFET) برای زنده کردن این مدار استفاده می‌شوند. با توجه به اعداد و ارقام، طرح پیشنهادی با اختلاف 53 درصد از نظر تاخیر و 38 درصد از نظر مصرف انرژی، از بهترین طراحی مرجع بهتر عمل می­کند. در [15]، یک تکنیک هرس تخمینی برای به تصویر کشیدن مدار کمپرسور 4:2 استفاده شده است. کمپرسور پیشنهادی 4:2 با کمک یک شبکه عصبی مصنوعی آموزش و آزمایش می­شود. به طور کلی توافق شده است که بهترین مدار تقریبی یک شبکه عصبی است که به همان سطح از دقت در آموزش و داده­های آزمایشی دست می­یابد. جدول صحت کمپرسور تقریب پیشنهادی 4:2 برای آموزش یک شبکه عصبی با تکنیک یادگیری ماشین نظارت شده استفاده شده است. با تنها 19 ترانزیستور، کمپرسور پیشنهادی از انرژی کمتری (2015/0 nJ) و مساحت سیلیکونی (36/14 میکرومتر مربع) نسبت به طرح‌های موجود استفاده می‌کند. در [16]، نویسندگان یک کمپرسور تقریبی 2-4 را ارائه می­دهند که چه خطا مثبت یا منفی باشد، همان نتایج اشتباه را به همراه دارد. هنگام توسعه دو ضریب تقریبی 8×8 (UBAM) هم دقت و هم نیاز به توان کمپرسور 2-4 برنامه­ریزی شده در نظر گرفته می­شود. نتایج تجربی نشان می‌دهد که یکی از تکنیک‌های پیشنهادی محصول تاخیر توان⁸ را 39% و EDP⁹ را 46٪ در مقایسه با ضرب‌کننده‌های تقریبی قبلی کاهش می‌دهد، در حالی که فاصله میانگین خطای نرمال شده¹⁰ کاهش می‌یابد.

در [17]، یک تکنیک جدید مقایسه منطقه، توان و تاخیر کارآمد برای تقریب با استفاده از کمپرسور 5:3 پیاده­سازی شده است. برای کامل کردن ضرب­های 8×8 از این کمپرسور استفاده می­شود. سپس ضریب­های موجود با ضریب 8×8 پیشنهادی مقایسه می­شوند. کمپرسور پیشنهادی 5:3 در مقایسه با سیستم­های فعلی 18 درصد تاخیر کمتری ارائه می­دهد. در [18]، یک کمپرسور تقریبی ارائه شده است که در عین استفاده از فضا، زمان و انرژی کمتر، دقتی معادل معماری­های معمولی دارد. در مجموع، یک کمپرسور 5:2 علاوه بر آنالیز دو کمپرسور 4:2 پیشنهاد شده است. هر دو ضرایب دادا 8×8 و 16×16 با کمک کمپرسورهای پیشنهادی قابل پیاده­سازی هستند. برنامه­های کاربردی مقاوم در برابر خطا مانند صاف کردن تصویر و ضرب تصویر با عمق بیشتری تجزیه و تحلیل می­شوند، همانطور که طرح برنامه و اجرای طرح نیز تحلیل می­شوند. دو کمپرسور که هر کدام مزایای منحصر به فرد خود را دارند در مقاله [19] پیشنهاد و تحلیل شده­اند. طرح‌های پیشنهادی در فناوری CMOS 45 نانومتری پیاده‌سازی شده‌اند و عملکرد آن‌ها از نظر مساحت، تاخیر، توان، محصول تاخیر توان، نرخ خطا¹¹، فاصله خطا¹² و تعداد دقیق خروجی (AOC) آزمایش می‌شود. در مقایسه با یک کمپرسور کامل 4:2، تقریب 4:2 پیشنهادی کاهش 80/56% در مساحت، 20/57% در مصرف برق و 30/73% در تاخیر را نشان می‌دهد. ضریب­های 8 بیتی و 16 بیتی را می­توان با کمک کمپرسورهای پیشنهادی پیاده­سازی کرد. هنگامی که با ضرب­های تقریبی پیچیده مقایسه می­شود، دقت این روش­ها برابر است.

طبق [20]، یک معماری کمپرسور 5:2 را می­توان با تنظیم چند محاسبات داخلی ایجاد کرد. برای داشتن یک کمپرسور پرسرعت، از بلوک جمع­کننده کامل¹³ کارآمد نیز استفاده می­شود. در [21]، نویسندگان پیشنهاد می­کنند که یک کمپرسور جدید با نسبت 2-4 توسعه داده­اند. برای استفاده حداکثری از کمپرسور پیشنهادی و کاهش خطای خروجی، یک نسخه اصلاح شده از طرح ضرب­کننده دادا ارائه شده است. با استفاده از فناوری متداول 45 نانومتری CMOS، راندمان کمپرسور و ضریب پیشنهادی به صورت تجربی آزمایش می‌شود و پارامترهای آن‌ها با ضریب‌های تقریبی پیچیده مقایسه می‌شوند. در مقایسه با ضریب دقیق، ضریب پیشنهادی مصرف برق را تا 35%، تاخیر را تا 36% و مساحت را 17% کاهش می‌دهد. ضریب پیشنهادی نتایجی با 85٪ شباهت ساختاری بین تصاویر ورودی و خروجی ایجاد می­کند.

حال با توجه به مطالعات انجام شده مشاهده شد که تمام تلاش مقالات به ارائه یک تعامل بین مصرف توان و تاخیر و دقت طراحی ضرب برای کاربردهای مختلف است. بنابراین بر خلاف سایر کارهای انجام شده، در این مقاله از تکنیک ساختار هیبریدی آدیاباتیک با فناوری CMOS-MTJ برای طراحی کمپروسور بهره برده­ایم، تا با کمک تکنیک پیشنهادی ضرب 8 در 8 بر اساس کمپرسور 4:2 تقریبی پیشنهادی تا حد قابل قبول و کمترین خطا، استفاده شود.

2-‏2-‏       بررسی مختصر اتصال تونل مغناطیسی MTJ

اتصال تونل مغناطیسی (MTJ) از دو لایه فرومغناطیسی¹⁴ (یکی از لایه­ها ثابت و دیگری آزاد) و یک لایه مانع اکسیدی که بین این دو لایه قرار گرفته است، تشکیل شده است که در شکل (1) نشان داده شده است. سد اکسیدی توانایی ذخیره داده‌های بیش از ده سال را دارد که با اندازه‌گیری‌های آزمایشی شکست دی‌الکتریک وابسته به زمان¹⁵ تأیید می‌شود [22و23]. دو پیکربندی ممکن (موازی و ضد موازی) را می­توان با توجه به تراز لایه­های فرومغناطیسی انجام داد. بر اساس این دو پیکربندی، یک MTJ ویژگی­های مقاومت کم (RP) یا مقاومت بالا (RAP) را نشان می­دهد [24]. بنابراین، ما می­توانیم از این ویژگی­ها برای پیاده­سازی طرح­های پیشنهادی استفاده کنیم.

 

شکل (1): ساختار نانو ستونی اتصال تونل مغناطیسی عمودی.

 حالت­های از P به AP و بالعکس با اعمال جریان (IMTJ) بالاتر از جریان بحرانی (IC) تغییر می­کند [22].

 

شکل (2): مداری که نشان­دهنده شارژ/دشارژ آدیاباتیک است[26].

 

(الف)

 

(ب)

شکل (3): الف- يك نمونه کمپرسور دقیق 4:2. ب- تجزیه منطقی يك نمونه کمپرسور دقیق 4:2 [29].

سه روش اصلی برای تغییر پیکربندی MTJ پیشنهاد شده است: سوئیچینگ مغناطیسی القایی میدانی¹⁶، سوئیچینگ با کمک حرارتی¹⁷  و انتقال گشتاور چرخشی¹⁸. امیدوارکننده­ترین روش، انتقال گشتاور چرخشی است که به عنوان جایگزینی برای دو روش دیگر پیشنهاد شده است. انتقال گشتاور چرخشی تنها به یک جریان سوئیچینگ کم دو جهته نیاز دارد. حالت‌های MTJ زمانی تغییر می‌کنند که جریان MTJ (IMTJ) از جریان بحرانی (IC) بیشتر شود (شکل 1) [25]. سوئیچینگ مغناطیسی القایی میدانی، رویکرد مرسوم برای تغییر حالت­های MTJ بود. RAP و RP که مبتنی بر اعمال میدان مغناطیسی بودند. این روش به دلیل جریان سوئیچینگ بالا از مصرف برق بالا، گزینش­پذیری ضعیف و مقیاس­پذیری ضعیف رنج می­برد.

2-‏3-‏       منطق آدیاباتیک

منطق آدیاباتیک یکی از تکنیک‌های طراحی مدار کم مصرف به قیمت پایین‌تر بودن سرعت عمل است. شماتیک کلی یک تکنیک آدیاباتیک در شکل (2) نشان داده شده است. در مدارهای آدیاباتیک، خازن بار توسط یک منبع جریان ثابت شارژ می­شود برخلاف CMOS معمولی که در آن، ظرفیت بار توسط یک منبع ولتاژ ثابت شارژ می­شود. منطق آدیاباتیک با استفاده از یک توان AC کلاک شده برای شارژ خازن بار، مصرف برق کلی مدار را کاهش می­دهد و انرژی را از خازن شارژ شده به روشی آهسته بازیابی می­کند تا اتلاف توان دینامیکی را حذف کند [26]. انرژی تلف شده را می­توان بر اساس رابطه زیر محاسبه کرد:

که C خازن بار، T زمان شارژ خازن و VDD ولتاژ نوسان کامل کلاک قدرت است. مدارهای آدیاباتیک برای اینکه مصرف برق کمتری نسبت به CMOS معمولی داشته باشند، زمان شارژ (T) بیشتر از 2RC دارند.

2-‏4-‏       کمپرسور 4:2

کمپرسور 4:2 به طور کلی برای عمل جمع مورد استفاده قرار می­گیرند. یک کمپرسور 4:2 دقیق مطابق شکل (3-الف) دارای 5 ورودی و سه خروجی است. چهار ورودی x1 ,x2 ,x3 ,x4 و cin با خروجی Sum هم ارزش هستند [27]. کمپرسور 4:2 دقیق یک ورودی از مرحله قبل گرفته معمولا از ماژول­های مشابه در سطح قبل و یک خروجی با ارزش بالاتر به مرحله بعد می­دهد. یک کمپرسور 4 به 2 را می­توان با استفاده از اتصال دو جمع­کننده به صورت سری مطابق شکل (3-ب) ساخت. معادله (3) تابع منطقی کمپرسور 4 به 2 را نمایش می­دهد که در آن xi نمایانگر ورودی­های اصلی جمع­کننده و ci رقم نقلی است که از مرحله قبل با ارزش کمتر به کمپرسور وارد می­شود [28].

(1)

3-       طرح­های پیشنهادی و ارزیابی

صرف نظر از اینکه طراحی­ها برای کمپرسورهای دقیق یا غیر دقیق 4:2 خاص هستند، طیف وسیعی از کمپرسورهای مبتنی بر FET سیلیکونی (MOSFET یا FinFET) بر اساس دو بلوک منطقی مهم هستند. در این کار، با استفاده از طراحی منطق آدیباتبک پیشنهادی، کمپرسور 4:2 در فناوری CMOS-MTJ پیشنهاد شد. بنابراین برای معرفی معماری کمپروسور تقریبی 4:2 ابتدا جدول درستی حالت تقریبی و اندازه خطای تقریب بیان می­شود. سپس تابع مداری کمپرسور تقریبی در سطح گیت معرفی و شکل مدار منطقی آن نمایش داده می­شود. مدل­های تقریبی تعریف شده در این مقاله با کمک منطق آدیباتبک در فناوری CMOS-MTJ در سطح ترانزیستور تعریف و طراحی می­شود. اطمینان از صحت عملکرد گیت­های پایه و کمپرسورهای غیر دقیق با شبیه‌سازی در ADS مورد بررسی قرار می‌گیرد. بعد از طراحی معماری کمپرسور در این بخش، معماری ضرب­کننده تقریبی مورد استفاده برای آزمایش کمپرسور تقریبی پیشنهادی، تشریح می­شود. در این مقاله تمام اجزای کمپرسورهای 4:2 استفاده شده در ضرب پیشنهادی از نوع تقریبی می­باشد و مشاهده می­شود نتایج این معماری ضرب­کننده از دقت قابل قبولی در مقایسه با ضرب­کننده دقیق برخوردار می­باشد.

 

شکل (4): ساختار مدار مبتنی بر MTJ

 

شکل (5): شماتیک کلی طرح هیبرید آدیاباتیک پیشنهادی MTJ/CMOS. حالت­های اولیه MTJ و MTJ2 به ترتیب ضد موازی و موازی هستند.

3-‏1-‏       معماری مدارهای آدیاباتیک مبتنی بر MTJ

در این بخش، خانواده مدارهای آدیاباتیک مبتنی بر MTJ را پیشنهاد می‌کنیم. مدارهای مبتنی بر MTJ معمولاً از سه قسمت تشکیل شده­اند که در شکل (4) نشان داده شده است. بخش اول یک مدار نوشتاری است که برای برنامه­ریزی عناصر حافظه استفاده می­شود. بخش دوم شامل سلول­های STT-MRAM و درخت منطقی CMOS است که به عنوان یک بلوک کنترل منطقی است. در نهایت، قسمت آخر یک تقویت­کننده حس است که نتایج منطق خروجی را ارزیابی می­کند. یک نمای کلی از خانواده مدارهای مبتنی بر MTJ آدیاباتیک پیشنهادی در شکل (5) است. تفاوت بین مدارهای ارائه شده و مدارهای مبتنی بر MTJ در [30] در ساختار SA است. برای شارژ و دشارژ خروجی­ها از منبع تغذیه AC کلاک شده استفاده می­شود که دارای چهار فاز (انتظار، ارزیابی، نگه داشتن و بازیابی) مانند شکل (2) است. همچنین از ترانزیستور N-MOS برای داشتن شارژ برابر در انتظار فاز استفاده می­کنیم. بنابراین، هنگامی که مدار در فاز انتظار است، سیگنال درین VDD است. در این مقاله، گیت‌های منطقی مبتنی بر MTJ آدیاباتیک و مدار حسابی یک کمپروسور 4:2 ارائه شده‌است.

3-‏2-‏       طراحی کمپرسور تقریبی 4:2

در این بخش طراحی کمپرسور تقریبی 4:2 با روش مبتنی بر آدیاباتیک پیشنهادی MTJ/CMOS مطرح شده است. طرح‌ها با اعمال تغییراتی در نحوه اتصالات گیت­ها با کمترین تعداد ترانزیستور و با استفاده از روابط محاسبات پیشنهادی ارائه می‌شود. جدول درستی مدل پیشنهادی کمپروسور تقریبی 4:2 تقریبی در جدول (1) آورده شده است. همانطور که مشاهده می شود در این جدول تنها یک خطا برای مدل دقیق تعریف می­شود. بر اساس ساده­سازی جدول درستی با کمک مدل کارنو، دو خروجی کمپروسورهای تقریبی بر اساس (3-4) تعریف می­شود: 

(2)

جدول (2) ساختار کارنو خروجی­های منطق پیشنهادی را نمایش داده است. در این جدول برای ساده­سازی مدل دقیق به مدل تقریبی ما بعضی از ارقام را حذف یا اضافه می­کنیم. در این جدول بلوک­های سبز رنگ معرف مقادیر حذف شده و بلوک­های قرمز رنگ موارد اضافه شده به سیستم می­باشد. اما بلوک زرد همان مقادیر دقیق می­باشد. شکل (6) طراحی کمپروسور تقریبی پیشنهادی را در سطح گیت نمایش می­دهد. در شکل (7) ساختار مدار نهایی نشان داده شده است. نتایج شبیه‌سازی خروجی مدار را در شکل (8) می‌توان مشاهده کرد. صحت نتایج شبیه‌سازی کمپرسور براساس جدول (1) تایید می‌شود. مطابق نتایج شبیه­سازی بر اساس ورودی­های مختلف با پالس­های ولتاژ اعمال شده است. مقدار ولتاژ های خروجی محاسبه شده از اعمال جریانهای sum و carry در شکل (8) نمایش داده شده است.

 

 

جدول (1): جدول صحت کمپرسور تقریبی 4:2 پیشنهادی

(3)
(4)

Number	Input				exact		Error	approximate		Error
	A	B	C	D	S	C0		S	C0		Real
0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	0	1	0	0	1
2	0	0	1	0	1	0	0	1	0	0	1
3	0	0	1	1	0	1	0	0	0	-2	2
4	0	1	0	0	1	0	0	1	1	2	1
5	0	1	0	1	0	1	0	1	1	1	2
6	0	1	1	0	0	1	0	1	1	1	2
7	0	1	1	1	1	1	0	1	1	0	3
8	1	0	0	0	1	0	0	1	1	2	1
9	1	0	0	1	0	1	0	1	1	1	2
A	1	0	1	0	0	1	0	1	1	1	2
B	1	0	1	1	1	1	0	1	1	0	3
C	1	1	0	0	0	1	0	1	1	1	2
D	1	1	0	1	1	1	0	1	1	0	3
E	1	1	1	0	1	1	0	1	1	0	3
F	1	1	1	1	1	1	-1	1	1	-1	4

جدول (2): نمای جدول کارنو برای خروجی­های کمپروسور 4:2

S	C’D’	C’D	CD	CD’
A’B’	0	1	3	2
A’B	4	5	7	6
AB	C	D	F	E
AB’	8	9	B	A

 

C0	C’D’	C’D	CD	CD’
A’B’	0	1	3	2
A’B	4	5	7	6
AB	C	D	F	E
AB’	8	9	B	A

 

 

شکل (6): کمپرسور تقریبی 4:2 پیشنهادی در سطح گیت

 

شکل (7): پیاده‌سازی مداری گیت­های کمپرسور تقریبی 4:2

 

 

 

 

 

شکل (8): نتایج شبیه­سازی کمپرسور تقریبی 4:2 مبتنی بر آدیاباتیک پیشنهادی MTJ/CMOS

3-‏3-‏       مطالعه موردی مربوط به ضرب­کننده 8×8

در ادامه می‌خواهیم از نحوه تأثیرگذاری کمپرسورهای دقیق و تقریبی پیشنهادی در مد جریان با به‌کارگیری آن‌ها جهت طراحی یک مدار ضرب‌کننده تقریبی مد جریان 8 بیتی دادا، مقایسه‌ای داشته باشیم. ضرب‌کننده تقریبی پیشنهادی، مبتنی بر ضرب‌کننده تقریبی معرفی شده در [31] پیشنهاد شده‌است. در این ضرب‌کننده، به دلیل اهمیت کمتر بیت‌های کم‌ارزش در خروجی، چهار ستون کم‌ارزش برای ساده‌سازی کوتاه شده‌اند. در قسمت میانی، برای تقریبی‌سازی بیشتر، 6 ستون میانی از کمپرسورهای تقریبی استفاده می‌کنند. در ستون‌های پرارزش، به دلیل تأثیرگذاری زیاد در دقت خروجی، از کمپرسورهای دقیق استفاده شده‌است. شکل (9) ساختار ضرب‌کننده تقریبی مد جریان نوع دوم را نمایش می‌دهد که شامل سه مرحله می‌باشد. در مرحله اول ما ارائه‌های یک تا هشت بیتی را با کمک سه نیم جمع کننده و دو تمام جمع کننده و هفت کمپروسور 4:2 به ارایه های یک تا 4 بیتی کاهش می‌دهیم. سپس در مرحله دو، ارائه‌های به‌دست آمده با کمک 10 کمپروسور 4:2 به دو بیت تقلیل می‌یابد. در مرحله سوم با عملیات تمام جمع کننده ما به مقادیر ضرب نهایی 8 در 8 دست می‌یابیم.

 

شکل (9): ساختار ضرب‌کننده تقریبی 8 بیتی دادا نوع دوم [31]

4-       نتایج شبیه­سازی

4-‏1-‏       معیارهای عملکردی

در این بخش معیارهای مختلف عملکردی که برای اندازه­گیری میزان کارآیی ضرب­کننده و کمپرسورهای تقریبی مورد تحلیل قرار گرفته­اند، معرفی شده است. معیارهای عملکرد می­توانند به طور گسترده­ای به معیارهای دقت و معیارهای کارآیی اجرای آن طبقه­بندی شوند. 

4‏-‏1‏-‏1‏-‏       معیارهای دقت 

معیارهای دقت برای اندازه­گیری میزان دقت حاصل از ضرب­های طراحی شده با کمپرسورهای پیشنهادی و کمپرسورهای تقریبی موجود استفاده می­شود [32].

·       فاصله خطا (ED)

ED به تفاوت بین خروجی کمپرسور دقیق 4:2 و خروجی کمپرسور تقریبی 4:2 اشاره دارد.

·       میانگین فاصله خطا (MED)

MED به میانگین ED برای همه ترکیبات ورودی ممکن اشاره دارد.

(5)

·       میانگین فاصله خطای نسبی (MRED)

MRED به میانگین ED برای همه ترکیبات ورودی ممکن اشاره دارد که S مقدار حاصلضرب با کمپرسورهای دقیق است.

(6)

·       فاصله خطای عادی (NED)

NED میانگین ED را با حداکثر خطای ممکن در طرح پیشنهادی برای کلیه ترکیبات ورودی ممکن اندازه گیری می­کند.

(7)

·       تعداد خروجی دقیق (AOC)

AOC تعداد خروجی­های دقیق را برای کلیه ترکیبات ورودی ممکن اندازه­گیری می­کند.

4‏-‏1‏-‏2‏-‏       معیارهای کارآیی اجرایی 

کمپرسورهای پیشنهادی با استفاده از فناوری CMOS-MTJ 180 نانومتری، در فرکانس عملیاتی 1 گیگاهرتز و ولتاژ بایاس 9/0 اجرا می­شوند. معیارهای کارآیی اجرایی به خوبی طراحی پیشنهادی سخت­افزار را بررسی می­کند و شامل معیار تعداد ترانزیستور و تاخیر و توان و PDP می­باشد. تعداد ترانزیستور کمتر باعث می­شود طراحی جمع و جور شود. تأخیر به زمان انجام شده توسط یک طرح برای انجام عملکرد مورد نظر خود اشاره دارد و حداکثر سرعت کار مدار را تعیین می­کند و توان میزان مصرف انرژی را بحث می­کند. یک طراحی ایده­آل باید پارامترهای بهینه­ای مانند تعداد ترانزیستور، تأخیر و توان را برای طیف وسیعی از دقت قابل مقایسه داشته باشد.

 

4‏-‏1‏-‏3‏-‏       معیارهای عملیاتی کاربردی 

ترکیب تصویر ، تشخیص لبه و تیز کردن تصویر به عنوان برنامه­هایی برای ارزیابی عملکرد ضرب­های تقریبی و دقیق انتخاب شد. در ترکیب تصویر، دو تصویر ورودی 8 بیتی توسط پیکسل­ها در همان مکان ضرب شدند و نتایج به خروجی­های 8 بیتی بازگردانده خواهد شد. تصویر خروجی توسط دو تصویر ورودی ترکیب و ادغام شده است. نسبت سیگنال اوج به نویز¹⁹ و میانگین شاخص شباهت ساختاری²⁰ برای ارزیابی کیفیت تصاویر خروجی استفاده شد[33].

نسبت سیگنال اوج به نویز به شرح زیر محاسبه می­شود:

(8)

MAX I، حداکثر مقدار در تصویر دقیق، در مقیاس خاکستری 8 بیتی 255 است و اصطلاحات I و K به ترتیب پیکسل­های تصویر دقیق و تصویر خروجی را نشان می­دهند. خطای مربع میانگین²¹ به شرح زیر تعریف شده است:

(9)

خطای مربع میانگین به این بستگی دارد که پیکسل­های تصویر دقیق و تصویر خروجی چقدر متفاوت است. اگر تصویر دقیق و تصویر خروجی یکسان باشد، خطای مربع میانگین برابر صفر می­شود.

معیار دیگر در ارزیابی کیفیت یک تصویر، متریک میانگین شاخص تشابه ساختاری است که شباهت بین تصاویر تقریبی و دقیق را پیدا می­کند و طبق (11) محاسبه می­شود.

(10)

که در آن محتویات تصویر در پنجره محلی j با Ij و Kj نشان داده می­شود. I و K به ترتیب تصاویر ضرب دقیق و تقریبی را نشان می­دهند. و تعداد کل پنجره­های محلی برابر با M است.

4-‏2-‏       مقایسه نتایج طراحی ضرب­کننده و کمپرسورهای تقریبی مد جریان 5:2 و 4:2

جدول درستی بیت‌های ورودی و خروجی و فاصله خطای کمپرسورهای تقریبی پیشنهادی در جدول (1) نشان داده شده‌است. در معماری طرح‌های کمپرسور، طرحی مد نظر بوده‌ است که خطای کمتری داشته باشد. معمولا برای طراحی کمپرسورها، احتمال رخداد همه حالت‌های ورودی را باهم برابر در نظر می‌گیرند. تعداد کلی خطا، تعداد کل ترانزیستورها، توان مصرفی، تاخیر و حاصل‌ضرب توان در تأخیر کمپرسورهای تقریبی مد جریان پیشنهادی در جدول (3) گزارش شده‌است. در این جدول می‌توان مشاهده کرد که کمپرسور تقریبی پیشنهادی از نظر توان و تاخیر و تعداد ترانزیستور و تعداد خطا نسبت به سایر کمپرسورهای تقریبی مقالات مد جریان برتری دارند. ارزیابی مدارهای ضرب‌کننده تقریبی مطرح شده با استفاده از شبیه­ساز ADS2009 صورت گرفته ‌است.

مقایسه ضرب­کننده‌ پیشنهادی در جدول (4) ارائه شده‌است. در این جدول توان مصرفی، تاخیر و PDP ضرب‌کننده پیشنهادی، با سایر مقالات، مقایسه شده‌اند. کاهش تعداد کمپرسورها و معماری پیشنهاد شده در این مقاله باعث شد که این استراتژی از لحاظ توان، تاخیر و PDP بهترین گزینه برای انتخاب کمپرسور در طراحی ضرب‌کننده تلقی شود. با توجه به این جدول می‌توان مشاهده کرد که به ترتیب استفاده از کمپرسورهای تقریبی و کوتاه‌سازی، دو عامل موثر در کاهش توان مصرفی ضرب‌کننده به شمار می‌روند. کوتاه‌سازی ستون‌های کم‌ارزش مهم‌ترین عامل در کاهش توان، تاخیر و انرژی است. از این رو کوتاه‌سازی یکی از اقدامات لازم در جهت بهینگی ضرب‌کننده از لحاظ انرژی و سرعت به‌شمار می‌رود.

از آنجایی که برای کمپرسور تقریبی از کمپرسور مبتنی بر CML استفاده شده است و معماری پیشنهادی از تعداد کمپرسور کمتری تشکیل شده است، ضریب کمترین تاخیر را به دلیل استفاده از مسیر مستقیم ایجاد خواهد کرد. ضریب پیشنهادی کمترین مقدار را در مقایسه PDP دارد، و آن را در هنگام بررسی مصرف انرژی (با در نظر گرفتن توان و تأخیر همزمان) جایگزین مناسبی برای سایر ضرایب‌ها می‌کند. با این حال، کاهش خطا و پیچیدگی سخت افزاری این ضریب وجود دارد. ضریب پیشنهادی در مثلث سازش توان-تاخیر-خطا عملکرد مؤثرتری نسبت به ضریب سایر وظایف نشان می دهد.

4-‏3-‏       کاربرد پردازش تصویر

در این بخش، دو تصویر در متلب با استفاده از نتایج شبیه‌سازی ADS برای طراحی ضربب 8*8 استفاده می‌شوند. با ضرب دو عکس پیکسل به پیکسل، ضرب پیشنهادی برای ایجاد یک تصویر جدید استفاده می­شود. بر اساس ارزیابی کیفیت تصویر، تصویر به دست آمده ارزیابی می­شود. هنگام ارزیابی کیفیت تصویر باید چند فاکتور را در نظر گرفت که شامل: PSNR و MSSIM می­باشد. PSNR برای ضرب تقریبی پیشنهادی شامل کمپرسور تقریبی 4:2 است که در جدول 5 نشان داده شده و با تحقیقات گذشته مقایسه شده است. جدول 5 نتایج حاصل از ضرب دو تصویر [35] را از نظر شاخص­های خطا گزارش می­کند. PSNR بالاتر نزدیک به 50 دسی­بل عملکرد بهتر یک ضرب را نشان می­دهد. شکل 10 یک تصویر معیار ایجاد شده توسط انواع مختلف ضرب دقیق و تقریبی دو تصویر ماه و فیلمبردار را نشان می­دهد [35].

جدول (3): مقایسه عملکرد کمپرسورهای تقریبی 4:2 شبیه‌سازی شده از نظر توان، تاخیر، تعداد خطا، تعداد ترانزیستور و PDP

(11)

کمپرسورهای پیشنهادی	توان (μW)	حداکثر تاخیر (ps)	تعداد کل ترانزیستور	تعداد خطا	PDP (ns× μW)
کمپرسور 4:2	174/0	275	24 T + 6 MTJ	16/9	04785/
]14[	77/13	03/31	50	--	44397/
]38[	969/53	067/41	39	16/3	3142/1

جدول (4): مقایسه ضرب‌کننده‌های تقریبی پیشنهادی مد جریان 8 بیتی دادا با معماری پیش رو

توان (μW)	حداکثر تاخیر (ns)	PDP  (ns× μW)
342/2	214/0	5012/0	ضرب­کننده پیشنهادی
1/8	565/0	5/4	]36[
09/10	625/0	3/6	]37[
1/51	33/0	83/16	[19]

جدول (5): مقایسه PSNR و MSSIM برای ضرب­های مختلف

Ref	MSSIM (%)	PSNR	MED	MRED	NED	AOC
]36[	63	--	2888	3002/0	3002/0	2313
]37[	84	19/36	1245	8107/0	0386/0	3130
]19[	88	--	4/573	0487/0	0027/0	7782
تحقیق موجود	26/79	815/528	16194	9875/0	249/0	2193

 

 

 

(الف) ضرب­کننده تقریبی پیشنهادی

 

(ب) ضرب­کننده­های تقریبی مقالات

شکل (10): مقایسه ضرب تصاویر فیلمبردار و ماه با استفاده از ضرب 8×8 پیشنهادی با ضرب دقیق و کارهای موجود.

شاخص میانگین شاخص شباهت ساختاری بر اساس این واقعیت است که سیستم بینایی انسان بیشترین تطابق را با اطلاعات ساختاری استخراج شده دارد [34]. شاخص شباهت ساختاری بدون در نظر گرفتن میانگین روشنایی و کنتراست، الگوی هر پیکسل را در یک تصویر تشخیص می­دهد. جدول (5) همچنین مقادیر میانگین شاخص شباهت ساختاری تصاویر به دست آمده توسط ضرب­کننده­های مختلف را برای چندین طرح از مقالات و همچنین طرح­های پیشنهادی ارائه می­کند. این جدول نشان می­دهد که طرح حاضر با میانگین شاخص شباهت ساختاری برابر 4/86% بالاترین مقدار را در میان سایر موارد دارد. از این رو، در کاربردهای کم­مصرف و سرعت بالا، طرح پیشنهادی به طور کلی قابل قبول­تر است. ضرب­کننده [36] دارای کوچکترین PDP و ضرب­کننده [19] دارای کوچکترین NED است. اما ضرب­کننده پیشنهادی را می­ توان برای کاربردهایی که نیاز به دقت و سرعت بالا و توان مصرفی کمی دارند، استفاده کرد. برای صرفه­جویی در مصرف برق با عملکرد بهتر، این ضرب­کننده پیشنهاد می­شود.

5-       نتیجه­گیری

در این مقاله، یک طراحی جدید کمپرسور نادقیق 4:2 با سادگی چشمگیر پیشنهاد شده است. این طرح طراحی مبتنی بر ساختار آدیاباتیک جدید MTJ/CMOS را برای کاهش مسائل مربوط به مصرف انرژی با توجه به کاربردهای مختلف اتخاذ می‌کند. با نرخ خطای مشخص شده، سیستم پیشنهادی دقت قابل قبولی را نشان می­دهد. بنابراین، تکنیک پیشنهادی دارای نرخ خطای مطلوبی است و MED و MRED را تا حد زیادی بهبود می‌بخشد. این کمپرسور که پیچیدگی سخت‌افزار، تأخیر و توان مصرفی را با انعطاف‌پذیری در معیارهای دقت به حداقل رسانده است، در مقاله برای عملیات ضرب پیشنهاد شده است. با استفاده از شبیه­ساز ADS، این معماری آدیاباتیک در سطح ترانزیستور با استفاده از فناوری MTJ/CMOS در 180 نانومتر طراحی و ساخته شد. لازم به ذکر است که شاخص میانگین شاخص شباهت ساختاری و نسبت سیگنال اوج به نویز به ترتیب با مقادیر 26/79و 15/52 این ضریب با ضریب‌های تقریبی پیچیده‌تر قابل رقابت هستند. با استفاده از متلب، پتانسیل ساختارهای پیشنهادی برای استفاده در برنامه­های کاربردی مقاوم در برابر خطا مانند پردازش تصویر مورد بررسی قرار گرفت. یافته‌های این مطالعه نشان می‌دهد که در مقایسه با تلاش‌های قبلی، ضریب پیشنهادی برای ضرب تصویر از نظر دقت، سرعت و مصرف توان رضایت‌بخش عمل می‌کند. هدف ما این است که در آینده با استفاده از معماری حالت جریان دیفرانسیل و کمپرسورهای 5:2 با فناوری MTJ، ضریب­های چند برابری عرضه کنیم. ما همچنین عملکرد ضریب را ارزیابی خواهیم کرد و اطمینان حاصل می­کنیم که برنامه­ها به پردازش دقیق داده­ها ادامه می­دهند.

مراجع

[1]       R. Reis, Y. Cao, and G. Wirth, Circuit design for reliability: Springer, 2015. https://doi.org/10.1007/978-1-4614-4078-9

[2]       S. Mittal, "A survey of techniques for approximate computing," ACM Computing Surveys (CSUR), vol. 48, pp. 1-33, 2016. https://doi.org/10.1145/2893356

[3]       M. Pedram and J. M. Rabaey, Power aware design methodologies: Springer Science & Business Media, 2002. https://doi.org/10.1007/b101914

[4]       Y. Zhang, W. Zhao, J.-O. Klein, W. Kang, D. Querlioz, Y. Zhang, et al., "Spintronics for low-power computing," in 2014 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2014, pp. 1-6.

[5]       W. C. Athas, L. J. Svensson, J. G. Koller, N. Tzartzanis, and E. Y.-C. Chou, "Low-power digital systems based on adiabatic-switching principles," IEEE Transactions on very large scale integration (VLSI) systems, vol. 2, pp. 398-407, 1994. DOI: 10.1109/92.335009

[6]       S. Matsunaga, J. Hayakawa, S. Ikeda, K. Miura, H. Hasegawa, T. Endoh, et al., "Fabrication of a nonvolatile full adder based on logic-in-memory architecture using magnetic tunnel junctions," Applied Physics Express, vol. 1, p. 091301, 2008. DOI:10.1143/APEX.1.091301

[7]       E. Deng, Y. Zhang, J.-O. Klein, D. Ravelsona, C. Chappert, and W. Zhao, "Low power magnetic full-adder based on spin transfer torque MRAM," IEEE transactions on magnetics, vol. 49, pp. 4982-4987, 2013. DOI: 10.1109/TMAG.2013.2245911

[8]       S. Venkataramani, S. T. Chakradhar, K. Roy, and A. Raghunathan, "Approximate computing and the quest for computing efficiency," in Proceedings of the 52nd Annual Design Automation Conference, 2015, pp. 1-6. https://doi.org/10.1145/2744769.275116

[9]       B. K. Mohanty and A. Choubey, "Efficient design for radix-8 booth multiplier and its application in lifting 2-D DWT," Circuits, Systems, and Signal Processing, vol. 36, pp. 1129-1149, 2017. https://doi.org/10.1007/s00034-016-0349-9

[10]       S. Tabrizchi, N. Azimi, and N. Keivan, "Design a novel ternary half adder and multiplier based on carbon nano-tube field effect transistors (CNTFETs)," Frontiers, vol. 1, pp. 423-433, 2016. https://doi.org/10.1631/FITEE.1500366

[11]       P. Aliparast, Z. D. Koozehkanani, and F. Nazari, "An ultra high speed digital 4-2 compressor in 65-nm CMOS," International Journal of Computer Theory and Engineering, vol. 5, p. 593, 2013. DOI: 10.7763/IJCTE.2013.V5.756

[12]       F. Sharifi, Z. Saifullah, and A.-H. Badawy, "Design of adiabatic MTJ-CMOS hybrid circuits," in 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017, pp. 715-718. DOI: 10.1109/MWSCAS.2017.8053023

[13]       M. Ahmadinejad and M. H. Moaiyeri, "Energy-efficient magnetic 5: 2 compressors based on SHE-assisted hybrid MTJ/FinFET logic," Journal of Computational Electronics, vol. 19, pp. 206-221, 2020. DOI: 10.1007/s10825-019-01441-0

[14]       M. Maleknejad, S. M. Mirhosseini, and S. Mohammadi, "A CNFET-based PVT-tolerant hybrid majority logic 4: 2 compressor design for high speed energy-efficient applications," Microprocessors and Microsystems, p. 104031, 2021. https://doi.org/10.1016/j.micpro.2021.104031

[15]       L. Maddisetti, R. K. Senapati, and J. Ravindra, "Accuracy evaluation of a trained neural network by energy efficient approximate 4: 2 compressor," Computers & Electrical Engineering, vol. 92, p. 107137, 2021. https://doi.org/10.1016/j.compeleceng.2021.107137

[16]       B. Fang, H. Liang, D. Xu, M. Yi, Y. Sheng, C. Jiang, et al., "Approximate multipliers based on a novel unbiased approximate 4-2 compressor," Integration, vol. 81, pp. 17-24, 2021. https://doi.org/10.1016/j.vlsi.2021.05.003

[17]       M. M. D. Savio, T. Deepa, P. D. Dharshini, K. Sonali, and O. Singh, "Design of High speed Multiplier using Input Scrambled 5-3 compressor for Error Tolerant image processing," in Journal of Physics: Conference Series, 2022, p. 012044. DOI: 10.1088/1742-6596/2335/1/012044

[18]       R. G. Shankar and D. Ananthi, "Approximate Booth Multipliers using Compressors and Counter," in 2023 International Conference on Inventive Computation Technologies (ICICT), 2023, pp. 1658-1662. DOI: 10.1109/ICICT57646.2023.10134198

[19]       P. J. Edavoor, S. Raveendran, and A. D. Rahulkar, "Approximate multiplier design using novel dual-stage 4: 2 compressors," IEEE Access, vol. 8, pp. 48337-48351, 2020. DOI: 10.1109/ACCESS.2020.2978773

[20]       N. Srinivas and Y. R. Rao, "Design of High Speed 5: 2 Compressor for Fast Arithmetic Circuits," International Journal of Engineering and Advanced Technology (IJEAT), vol. 6, 2017.

[21]       K. M. Reddy, M. Vasantha, Y. N. Kumar, and D. Dwivedi, "Design and analysis of multiplier using approximate 4-2 compressor," AEU-International Journal of Electronics and Communications, vol. 107, pp. 89-97, 2019. https://doi.org/10.1016/j.aeue.2019.05.021

[22]       J. S. Moodera, L. R. Kinder, T. M. Wong, and R. Meservey, "Large magnetoresistance at room temperature in ferromagnetic thin film tunnel junctions," Physical review letters, vol. 74, p. 3273, 1995. https://doi.org/10.1103/PhysRevLett.74.3273

[23]       R. Zand, A. Roohi, S. Salehi, and R. F. DeMara, "Scalable adaptive spintronic reconfigurable logic using area-matched MTJ design," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 63, pp. 678-682, 2016. DOI: 10.1109/TCSII.2016.2532099

[24]       B. Behin-Aein, J.-P. Wang, and R. Wiesendanger, "Computing with spins and magnets," MRS Bulletin, vol. 39, pp. 696-702, 2014. https://doi.org/10.48550/arXiv.1411.6960

[25]       W. Zhao, E. Belhaire, C. Chappert, and P. Mazoyer, "Spin transfer torque (STT)-MRAM--based runtime reconfiguration FPGA circuit," ACM Transactions on Embedded Computing Systems (TECS), vol. 9, pp. 1-16, 2009. https://doi.org/10.1145/1596543.1596548

[26]       R. K. Yadav, A. K. Rana, S. Chauhan, D. Ranka, and K. Yadav, "Adiabatic technique for energy efficient logic circuits design," in 2011 International Conference on Emerging Trends in Electrical and Computer Technology, 2011, pp. 776-780. DOI:10.1109/ICETECT.2011.5760223

[27]       P. Hasini and T. K. Murthy, "A Novel high-speed transistorized 8x8 Multiplier using 4-2 Compressors," International Journal of Engineering Research and General Science, vol. 3, pp. 359-365, 2015.

[28]       [H. Qi, Y.-B. Kim, and M. Choi, "A high speed low power modulo 2 n+ 1 multiplier design using carbon-nanotube technology," in 2012 IEEE 55th international midwest symposium on circuits and systems (MWSCAS), 2012, pp. 406-409. DOI: 10.1109/MWSCAS.2012.6292043

[29]       C.-H. Chang, J. Gu, and M. Zhang, "Ultra low-voltage low-power CMOS 4-2 and 5-2 compressors for fast arithmetic circuits," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 51, pp. 1985-1997, 2004. DOI: 10.1109/TCSI.2004.835683

[30]       E. Deng, Y. Zhang, J.-O. Klein, D. Ravelsona, C. Chappert, and W. Zhao, "Low power magnetic full-adder based on spin transfer torque MRAM," IEEE transactions on magnetics, vol. 49, pp. 4982-4987, 2013. DOI: 10.1109/TMAG.2013.2245911

[31]       F. Sabetzadeh, M. H. Moaiyeri, and M. Ahmadinejad, "A majority-based imprecise multiplier for ultra-efficient approximate image multiplication," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 66, pp. 4200-4208, 2019. DOI: 10.1109/tcsi.2019.2918241

[32]       O. Akbari, M. Kamal, A. Afzali-Kusha, and M. Pedram, "Dual-quality 4: 2 compressors for utilizing in dynamic accuracy configurable multipliers," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 25, pp. 1352-1361, 2017. DOI: 10.1109/TVLSI.2016.2643003

[33]       A. G. M. Strollo, E. Napoli, D. De Caro, N. Petra, and G. Di Meo, "Comparison and extension of approximate 4-2 compressors for low-power approximate multipliers," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 67, pp. 3021-3034, 2020. DOI: 10.1109/TCSI.2020.2988353

[34]       Z. Wang, A. C. Bovik, H. R. Sheikh, and E. P. Simoncelli, "Image quality assessment: from error visibility to structural similarity," IEEE transactions on image processing, vol. 13, pp. 600-612, 2004. DOI: 10.1109/TIP.2003.819861

[35]       U. SIPI, "The USC-SIPI image database," ed, 2016.

[36]       D. Esposito, A. G. M. Strollo, E. Napoli, D. De Caro, and N. Petra, "Approximate multipliers based on new approximate compressors," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 65, pp. 4169-4182, 2018. DOI: 10.1109/TCSI.2018.2839266

[37]       Y. J. Chang, Y. C. Cheng, Y. F. Lin, S. C. Liao, C. H. Lai, and T. C. Wu, "Imprecise 4‐2 compressor design used in image processing applications," IET Circuits, Devices & Systems, vol. 13, pp. 848-856, 2019. DOI: 10.1049/iet-cds.2018.5403

[38]       M. Sam Daliri, K. Navi, R. Faghih Mirzaee, S. Sam Daliri, and N. Bagherzadeh, "A new approach for designing compressors with a new hardware‐friendly mathematical method for multi‐input XOR gates," IET Circuits, Devices & Systems, vol. 11, pp. 46-57, 2017. https://doi.org/10.1049/iet-cds.2016.0041

 

 

---

[1]  complementary metal-oxide semiconductor (CMOS)

[2]  Logic-in-Memory

[3]  magnetic tunnel junction

[4]  digital signal processor

[5]  Carry save adder

[6]  Spin Hall effect

[7]  Spin-transfer torque (STT)

[8]  power–delay product (PDP)

[9]  energy–delay product (PDP)

[10]  Normalized mean error distance (NMED)

[11]  Error rate (ER)

[12]  Error distance (ED)

[13]  Full adder (FA)

[14]  Ferromagnetic layer (FL)

[15]  time-dependent dielectric breakdown (TDDB)

[16]  Field Induced Magnetic Switching (FIMS)

[17]  thermally assisted switching (TAS)

[18]  Spin-transfer torque (STT)

[19]  Peak signal-to-noise ratio (PSNR)

[20]  Mean structural similarity index measure (MSSIM)

[21]  mean squared error (MSE)