این مقاله یک مبدل خازن به دیجیتال با دقت بالا (CDC) بر اساس مدولاسیون پریود (PM) برای سنسورهای خازنی زمین شده ارائه می‌کند. در این تحقیق عملکرد CDC با طراحی متقارن و با استفاده از تکنیک بزرگنمایی و سه تکنیک کالیبراسیون خودکار سیگنال به طور قابل توجهی بهبود یافته است. اثرات غالب غیر ایده‌آل‌های مدار CDC در سه فاز نامتقارن مسیرهای کالیبراسیون خودکار قرار دارند. این اثرات که عمدتاً ناشی از تزریق بار سوئیچ‌ها و خازن‌های پارازیتی مرتبط هستند، در اینجا بررسی می‌شوند. این اثرات غیر ایده‌آل با استفاده از سوئیچ‌های تصنعی (dummy) در مسیرهای نامتقارن کالیبراسیون خودکار اعمال شده کاهش می‌یابد. مدار واسط پیشنهادی به عنوان یک مدار مجتمع با استفاده از فناوری استاندارد 18/0 میکرومتر CMOS طراحی شده است. خطای خازنی در بدترین حالت برای یک خازن سنسور 10 پیکوفاراد با حداکثر تغییرات 200 فمتوفاراد و خازن پارازیتی تا 20 پیکوفاراد کمتر از 2/0 فمتوفاراد حاصل شده است. CDC به درجه تفکیک خازنی مطلق 479/0 فمتوفاراد در ظرفیت حسگر 10 پیکوفاراد با تغییرات 200 فمتوفاراد دست می‌یابد که مربوط به بازده انرژی pJ/step94/6 است. تأخیر به دست آمده 128 میکروثانیه است و مبدل 170 میکروآمپر از منبع تغذیه 2 ولت مصرف می‌کند.

این مقاله یک روش واترمارکینگ جدید برای بهبود استحکام و شفافیت تصاویر استخراج‌شده و میزبان ارائه می‌کند. فرآیند تعبیه بر اساس تجزیه بانک فیلتر جهت‌دار هرمی و ماتریس مثلثی است و فرآیند استخراج واترمارک، بر اساس منطق فازی ممدانی است. در این طرح، به منظور دستیابی به استحکام و شفافیت کارآمد، از الگوریتم بهینه‌سازی شاهین هریس برای یافتن بهترین مقدار ضریب تعبیه استفاده شده است. در الگوریتم تعبیه، از تجزیه بانک فیلتر جهت‌دار هرمی استفاده شده است و سپس زیر باندهای تقریبی به بلوک‌های 8*8 غیر همپوشان تقسیم می‌شوند. با اعمال تجزیه ماتریس مثلثی به بلوکهای ناهمپوشان، بیت‌های نشانه در درایه‌ ماتریس درج می‌شود و از طرف دیگر از استلزام ممدانی و موتور استنتاج ضرب برای استخراج نشانه استفاده شده است که منجر به استخراج واترمارک کارآمد شده است. نتایج نشان می‌دهد که کیفیت تصویر واترمارک شده برابر با dB6/60 است. در ضمن، الگوریتم پیشنهاد شده در برابر حملات مقاوم است.