در این پژوهش، الکترود گلسی‌کربن (GCE) با نانوالیاف گلوکز اکسیداز (GOx)/کیتوسان (CS)/گرافن اکساید (GO) الکتروریسی شده به ‌منظور شناسایی گلوکز اصلاح شده است. در این راستا، GOx ما بین دو لایه از نانوالیاف CS/GO محصور شده‌ است. با توجه به خصوصیات الکتروشیمیایی و شرایط تولید، مقادیر بهینه بدست آمده برای GOx و GO در لایه وسط قرار گرفته شده به ترتیب 20 میلی‌گرم بر میلی‌لیتر و 20 درصد ‌وزنی است. بررسی اثرات pH، زمان اکسیژن‌دهی در محلول آزمایش و سرعت اسکن بر رفتار الکتروشیمیایی نشان داد که جریان پیک با افزایش زمان اکسیژن‌دهی تا 20 دقیقه و مقادیر سرعت اسکن افزایش یافته است. با این حال، فرآیندهای ردوکس ساختار آندی و کاتدی متقارن‌تر را در سرعت اسکن پایین می‌توان مشاهده کرد. همچنین، بالاترین جریان در 4/7= pH بدست آمده است. نتایج نشان می‌دهد که فرآیند الکتروشیمیایی GOx از طریق تبدیل دو پروتون و دو الکترون رخ می‌دهد. علاوه بر این، با توجه به نتایج می‌توان اظهار کرد که استفاده از ساختار نانولیفی و حبس‌کردن گلوکز اکسیداز در میان دو لایه نانولیف CS/GO بطور چشم‌گیری خصوصیات الکتروشیمیایی را به دلیل نفوذ مولکول‌های گلوکز محلول در آب در لایه‌های نانولیف متخلخل افزایش می‌دهد، که بطور موثری بر کاتالیزوری اکسیداسیون گلوکز و انتقال مستقیم الکترون به GOx کمک می‌کند. الکترود اصلاح ‌شده تولید ‌شده حساسیت بالای 68/6 میکروآمپر بر میلی‌مولار در سانتی‌مترمربع و حد تشخیص 02/0 میلی‌مولار را با دامنه خطی وسیع 20-05/0 میلی‌مولار نشان داده ‌است که در مقایسه بیوسنسورهای پیشین تکرار پإیری بالا و حد تشخیص قابل قبولی را داراست. تفاصيل المقالة

An Advanced Encryption Standard (AES) algorithm is one of the most popular and most commonly used encryption algorithms. This algorithm can be implemented on microcontroller chips and FPGAs with various specifications. Also, the goals of implementing this algorithm are varied according to the application and requirements. In this paper, a project has been given that output very high data transfer rate equal 192 Gbps on the FPGA of the Virtex-7 (XC7VX330T-3FFG1157) from Xilinx. The extracted results of the implementation of the algorithm in the ISE 14.7 software show the maximum achievable clock frequency 500 MHz, with the parallel implementation of than three AES algorithms cores on a chip, higher speeds are also available. تفاصيل المقالة