طراحی مدار تقویت کننده محدودساز گیرنده نوری در تکنولوژی 18/0 میکرومتر CMOS تا پهنای باندی حدود 5/2 گیگاهرتز
الموضوعات :
1 - گروه مهندسي برق - واحد بیضا، دانشگاه آزاد اسلامی، بیضا، ايران
الکلمات المفتاحية: گیرنده مخابرات نوری, تقویت کننده امپدانس انتقالی, تقویت کننده محدود ساز, طراحی تمام فعال,
ملخص المقالة :
یکی از چالش های پیش رو در زمینه مخابرات نوری، طراحی مدارات فرستنده وگیرنده با تکنولوژی های زیرمیکرونی CMOS برای کاربردهای گیگابیت بر ثانیه می باشد. این چالش وقتی نمایان تر می شود که تکنولوژی های زیرمیکرونی کوچک و کوچکتر شده، اثرات پارازیتی و مرتبه دوم شان بزرگتر شده و طراح را دچار مشکلات متعددی کند. در طراحی گیرنده های نوری، دو فاکتور مهم باید در نظر گرفته شود. این دو فاکتور پهنای باند تقویت کننده و حساسیت ورودی می باشند. پهنای باند کل گیرنده ی نوری معمولا در طبقه ی اول تعیین می شود و می تواند توسط ثابت زمانی اش، که ناشی از خازن پارازیتی فوتودیود و مقاومت ورودی طبقه تقویت کننده ی اولیه(TIA) است، تخمین زده شود. از آنجا که سیگنال تولید شده در طبقه TIA به ازای سطح جریان ورودی فوتودیود، معمولاً دامنه کوچکی در حد چند ده میلی ولت را داراست، لذا به دنبال طبقه TIA یک یا چند طبقه تقویت کننده دیگر قرار می گیرد تا سوئینگ سیگنال مناسب را برای سطوح منطقی (مدارات بازیابی پالس ساعت و اطلاعات) فراهم آورد. بدین منظور از چند طبقه سلول تقویت کننده محدودساز (LA) استفاده می شود. یک هدف اصلی در سیستم های با سرعت عملکرد بالا، طراحی طبقات LA با بهره بالا، پهنای باند گسترده و سوئینگ خروجی زیاد می باشد. در این مقاله، هدف اصلی طراحی بخش آنالوگ گیرنده های نوری برای کاربردهای مخابراتی است، که علاوه بر در نظر گرفتن پارامترهایی نظیر پاسخ فرکانسی مناسب، نویزپذیری کم ادوات و توان تلفاتی کم، بتوان مدارات با کاربردهای ارتباطی را به صورت تمام فعال مورد مطالعه، بررسی و توجه قرار داد
[1] B. Razavi, Design of Integrated Circuits for Optical Communications. New York, NY, USA: Wiley, 2003.
[2] E. Sackinger, “The Transimpedance limit”, IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 57, no. 8, pp. 1848-1856, Aug. 2010.
[3] D. Guckenberger, J. D. Schaub, D. Kucharski, K. T. Komegay, “1V, 10 mW, 10Gb/s CMOS Optical Receiver Front-End”, IEEE Radio Frequency Integrated Circuit (RFIC) Symposium, pp. 309-312, 2005.
[4] W. Pongpalit, V. Kasemsuwan, H. Ahn, “A 3 Gb/S 80 dB CMOS Differential Transimpedance Amplifier for Optical Communication System”, in Proc. IEEE International Symposium on Circuits and Systems (ISCAS), vol. 2, pp. 1614-1617, 2005.
[5] L. Schares et al., “A 17 Gb/S low-power optical receiver using a Ge-on-SOI photodiode with a 0.13 μm CMOS IC”, in Proc. IEEE Optical Fiber Communication Conference (OFC), 2006, pp. 1-3.
[6] Y. Wang, K. Iniewski, “A 2.4 GHz 82 dB Fully Differential CMOS Transimpedance Amplifier for Optical Receiver Based on Wide Swing Cascode Topology”, in Proc. IEEE International Symposium on Circuits and Systems (ISCAS), vol. 2, pp. 1601-1605, 2005.
[7] B. Mesgari, S. S. K. Poushi, H. Zimmermann, “4 Gb/s Multi-Dot PIN-Photodiode-Based CMOS Optical Receiver Using a Single to Differential TIA-Equalizer”, IEEE Access, vol. 12, pp. 142994-143015, 2024.
[8] B. Radi, D. Abdelrahman, O. Liboiron-Ladouceur, G. Cowan, T. C. Carusone, “Optimal optical receivers in nanoscale CMOS: A tutorial”, IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 69, no. 6, pp. 2604–2609, Jun. 2022.
[9] S. Galal, B. Razavi, “10-Gb/s Limiting amplifier and laser/modulator driver in 0.18µm CMOS”, IEEE J. Solid-State Circuits, vol. 38, no. 12, pp. 2138-2146, Dec. 2003.
[10] S.-J. Yang, J.-H. Lee, M.-J. Lee, W.-Y. Choi, “A 20 Gb/s CMOS single-chip 850 nm optical receiver”, J. Lightw. Technol., vol. 42, no. 13, pp. 4525–4530, Jul. 2024.
[11] H. Park, Y.-U. Jeong, S. Kim, ‘‘A 24-Gb/s/pin single-ended PAM-4 receiver with 1-Tap decision feedback equalizer using inverter-based summer for memory interfaces”, IEEE Access, vol. 10, pp. 91888–91896, 2022.
[12] G. Dziallas et al., “A 56-Gb/s optical receiver with 2.08-µA noise monolithically integrated into a 250-nm SiGe BiCMOS technology”, IEEE Trans. Microw. Theory Techn., vol. 70, no. 1, pp. 392–401, Jan. 2022.
[13] R. Soltanisarvestani, S. Zohoori, A. Soltanisarvestani, “A RGC-Based, Low-Power, CMOS Transimpedance Amplifier for 10Gb/s Optical Receivers”, International Journal of Electronics, vol. 107, no. 3, pp. 444-460, 2020.
[14] H. Liang et al., “A 2.5 Gb/s Low Noise CMOS Transimpedance Amplifier”, IEEE ASIC, pp. 565-568, 2007.
[15] W.-Z. Chen, Y.-L. Cheng, D.-S. Lin, “A 1.8-V10-Gb/s fully integrated CMOS optical receiver analog front-end”, IEEE J. Solid-State Circuits, vol. 40, no. 6, pp. 1388-1396, June 2005.
[16] B. Razavi, Design of Integrated Circuits for Optical Communication. New York, NY, USA: McGraw-Hill, 2002.
[17] J. Savoj, B. Razavi, High-Speed CMOS Circuits for Optical Receivers. Boston, MA, USA: Kluwer Academic Publishers, 2001.
[18] Y. L. Cheng, “10Gbps optical receiver front-end circuit design”, M.S. thesis, Dept. Electr. Eng., National Central University, Taoyuan City, Taiwan, 2003
