فهرست مقالات پالس‌های ساعت‌ دارای اختلاف فاز

• دسترسی آزاد مقاله
  • صفحه چکیده
  • متن کامل
  
  1 - طراحی و پیاده سازی شمارندۀ فرکانس بالای هوشمند با معماری بهینه شده بر روی تراشۀ FPGA ارزان‌ قیمت XC6SLX9-2FTG256C
  سید حسین کیهمایون مهدی آمون
  برای پیاده‌سازی شمارنده‌های فرکانس بالا از روش‌های مبتنی بر تراشه‌های ASIC و یا مبتنی بر پردازنده‌ها استفاده می‌شود. هر کدام از این روش‌ها در قالب یک معماری پیاده‌سازی می‌شوند. با توجه به مزایا و معایب هر کدام از این روش‌ها و معماری-ها و همچنین نوع کاربرد شمارنده، روش و چکیده کامل

  برای پیاده‌سازی شمارنده‌های فرکانس بالا از روش‌های مبتنی بر تراشه‌های ASIC و یا مبتنی بر پردازنده‌ها استفاده می‌شود. هر کدام از این روش‌ها در قالب یک معماری پیاده‌سازی می‌شوند. با توجه به مزایا و معایب هر کدام از این روش‌ها و معماری-ها و همچنین نوع کاربرد شمارنده، روش و معماری مناسب انتخاب می‌شود. در این مقاله، با استفاده از معماری کلاک‌های دارای اختلاف فاز، شمارنده‌ای با فرکانس GHz ۲ (تفکیک‌پذیری ps ۵۰۰) بر روی تراشه‌ی ارزان‌قیمت XC6SLX9-2FTG256C از خانواده‌ی Spartan6 پیاده‌سازی شده است. از آنجا که منابع سخت‌افزاری موجود در تراشه‌ی یادشده برای پیاده‌سازی این طرح کافی نیست و همچنین تأخیرهای ذاتی منابع سخت‌افزاری داخل تراشه در حد چند نانوثانیه است. دستیابی به دقت یادشده اهمیت زیادی دارد و معماری استفاده شده نیز باید بهینه‌سازی شود. برای دستیابی به دقت یاد‌شده، لازم است شمارنده‌هایی با فرکانس کلاک بالا، لرزش و کجی کم و بدون وابستگی به زمان‌های نگهداشت و تنظیم، طراحی و پیاده‌سازی شوند. همچنین برای جبران کمبود منابع سخت‌افزاری مورد نیاز جهت پیاده‌سازی مسیرهای روتینگ کلاک، از منابع سخت‌افزاری جایگزین استفاده شده است. پرونده مقاله