

## یک تقویت کننده امیدانس انتقالی CMOS کم مصرف برای کاربردهای مخابرات نوری 2.5Gb/s

مژگان محسنی<sup>(۱)</sup> - مهدی دولتشاهی<sup>(۲)</sup>

(۱) کارشناس ارشد - دانشکده مهندسی برق، دانشگاه آزاد اسلامی، واحد نجفآباد

(۲) استادیار - دانشکده مهندسی برق، دانشگاه آزاد اسلامی، واحد نجفآباد

تاریخ دریافت: پاییز ۱۳۹۱

تاریخ پذیرش: بهار ۱۳۹۲

**خلاصه:** در این مقاله یک تقویت کننده امیدانس انتقالی جهت گیرنده‌های نوری ارائه می‌شود. این تقویت کننده بر اساس توپولوژی فیدبک مقاومتی- خازنی به صورت موازی می‌باشد که از نظر توان مصرفی بهینه شده است و از تکنیک shunt peaking (بالازدگی موازی) نیز برای افزایش پهنای باند فرکانسی استفاده شده است. این مدار در تکنولوژی CMOS  $0.18 \mu\text{m}$  طراحی و شبیه سازی شده است. نتایج شبیه سازی بهره  $67.5 \text{ dB}\Omega$ ، پهنای باند  $3 \text{ GHz}$  و توان مصرفی  $12.16 \text{ mW}$  را نشان می‌دهد که نشان دهنده عملکرد مناسب تقویت کننده پیشنهادی برای کاربردهای  $2.5 \text{ Gb/s}$  جهت استفاده در استاندارد (SONET OC-48) می‌باشد. دیاگرام چشمی به دست آمده برای نرخ داده‌ی  $2.5 \text{ Gb/s}$  کیفیت سیگنال قابل قبولی را برای جریان‌های ورودی تا  $10 \mu\text{A}$  نشان می‌دهد.

**کلمات کلیدی:** تقویت کننده امیدانس انتقالی، CMOS، مخابرات نوری.

### ۱- مقدمه

آشکار ساز نوری شدت نور ورودی را به یک جریان متناسب با شدت نور تبدیل می‌کند که متعاقباً توسط یک تقویت کننده امیدانس انتقالی (Trans-Impedance Amplifier) که به اختصار TIA می‌نامیم تقویت شده و به ولتاژ تبدیل می‌گردد. طراحی TIA شامل مصالحه‌ی شدید بین نویز، پهنای باند، بهره، ولتاژ تغذیه و مصرف توان می‌باشد که هم در تکنولوژی دو قطبی و هم در تکنولوژی CMOS چالش‌های بسیاری را در طراحی ایجاد کرده است. بهره امیدانس انتقالی به صورت نسبت تغییرات ولتاژ خروجی به تغییرات جریان ورودی تعریف می‌گردد.

در حال حاضر، اگر هزینه‌ی ساخت پایین مد نظر باشد، تکنولوژی CMOS بهترین انتخاب خواهد بود. به علاوه به دلیل این که طراح می‌تواند به راحتی از ترانزیستورهای با ابعاد کوچکتر استفاده کند لذا، سطح تراشه و توان مصرفی می‌تواند به طور چشمگیری کاهش پیدا کند [۱،۲].

سه ساختار اصلی برای مدارهای تقویت کننده امیدانس انتقالی شامل ساختار حلقه باز با امیدانس ورودی بالا، ساختار حلقه باز با امیدانس


امروزه استفاده از مخابرات نوری به طور گسترده در کاربردهای انتقال داده در مسافت‌های دور و نزدیک رواج یافته است. قسمت‌های اصلی یک سیستم مخابرات نوری شامل فرستنده، کانال ارتباطی و گیرنده می‌باشد که طراحی و ساخت هر یک از این قسمت‌ها مشکلات و چالش‌های خود را دارد. به دلیل اینکه اطلاعات نوری ارسال شده از فرستنده به سمت گیرنده دارای نقص‌های زیادی از قبیل تضعیف، نویز، اعوجاج، پراش، تداخل و غیره شده است طراحی قسمت گیرنده با چالش‌های بیشتری روبرو می‌باشد. قسمت گیرنده از قسمت‌های مختلفی شامل آشکار ساز نوری، تقویت کننده، فیلتر، مدار تصمیم گیری و مدار بازیابی ساعت و داده تشکیل شده است. وظیفه‌ی آشکار ساز نوری تبدیل سیگنال نوری به سیگنال الکتریکی از نوع جریان است. تقویت کننده که مهمترین قسمت گیرنده‌های نوری را تشکیل می‌دهد سیگنال تولید شده توسط آشکار ساز نوری را تقویت می‌کند. نوری که از طریق یک فیبر نوری منتشر می‌شود قبل از این که به آشکار ساز نوری در قسمت گیرنده برسد تلفات زیادی را تحمل کرده است. لذا،

در بخش دوم طراحی تقویت کننده‌ی پیشنهادی ارائه می‌گردد. نتایج شبیه سازی مدار و مراحل بهینه سازی مدار در بخش سوم بیان می‌گردد. در پایان، نتیجه گیری ارائه خواهد شد.

## ۲- تقویت کننده‌ی پیشنهادی

همانگونه که قبلاً گفته شد، نویز، پهنای باند و بهره پارامترهای کلیدی یک تقویت کننده می باشند. اما اگر بهره‌ی حلقه باز تقویت کننده خیلی بزرگ باشد، بهره‌ی حلقه بسته می‌تواند تقریباً توسط  $R_f$  تخمین زده شود. بنابراین قسمت فعال باید دو جنبه‌ی دیگر یعنی نویز و پهنای باند را نیز بهینه کند.

لذا، برای تقویت کننده، مدار ارائه شده در شکل (۳) پیشنهاد می‌گردد. طبقه‌ی اول که شامل ترانزیستورهای (MN) و (MB1) می‌باشد تشکیل توپولوژی کسکود می‌دهد که از یک طبقه‌ی سورس مشترک تشکیل شده است. طبقه‌ی دوم از ترکیب یک طبقه‌ی درین مشترک ( $M_{B2}$ ) و یک طبقه گیت مشترک ( $M_{B3}$ ) استفاده می‌کند. شبکه‌ی فیدبک نیز ترکیبی از یک مقاومت  $R_f$  و یک خازن  $C_f$  می‌باشد. طبقه‌ی آخر نیز یک ترکیب درین مشترک به عنوان درایور می‌باشد. ترانزیستورهای  $M_{I1}$  و  $M_{I2}$  برای تنظیم سطح DC استفاده شده است. سلف  $L$  نیز برای افزایش پهنای باند براساس تکنیک Shunt Peaking استفاده شده است. در شبیه سازی، آشکار ساز نوری با یک منبع جریان مدل شده است. اما چون مقدار جریان به نوع فیبر نوری و همچنین به نوع آشکار ساز نوری بستگی دارد تعیین مقدار دقیق این منبع جریان برای یک سیستم نوری نوعی می‌تواند مقداری حدود  $10 \mu A$  انتخاب شود [۹]. در این مقاله ابتدا طراحی را فقط با فیدبک مقاومتی انجام داده و سپس خازن را به مدار اضافه می‌کنیم و نتایج بهینه شده را ارائه کرده و با ساختار فیدبک مقاومتی تنها مقایسه می‌کنیم و در پایان سلف را به مدار اضافه کرده و نتایج بهینه شبیه سازی را ارائه می‌کنیم.



شکل (۳): توپولوژی مدار تقویت کننده‌ی پیشنهادی


Fig. (3): Proposed circuit topology

ورودی کم و امپدانس انتقالی با حلقه‌ی فیدبک پیشنهاد شده است. هر کدام از این ساختارها مشخصه‌های متفاوتی از لحاظ پهنای باند و بهره نشان داده و مزایا و معایب خود را دارا می‌باشند که به طراح امکان می‌دهند برای کاربردی خاص بهترین طرح را انتخاب کند [۳،۷].

از میان تمامی تقویت کننده‌های گزارش شده در مراجع مختلف، ساختارهای براساس روش مود- جریان و تقویت کننده‌های امپدانس انتقالی با فیدبک موازی بهترین مصالحه را بین همه‌ی شرایط طراحی یعنی بهره‌ی بالا، پهنای باند بالا و مصرف توان و نویز کم ارائه می‌کنند [۸]. اما تقویت کننده‌ی مود جریان به دلیل مصرف توان بیشتر و همچنین نویز بیشتر در مقایسه با تقویت کننده‌های با فیدبک موازی کمتر مورد استفاده قرار می‌گیرند.

به عنوان مثال J.M Garcia [۹] از یک ساختار فیدبک مقاومتی موازی برای طراحی تقویت کننده‌ی امپدانس انتقالی در تکنولوژی CMOS  $0.18 \mu m$  استفاده نموده است و به بهره‌ی  $58 dB\Omega$ ، پهنای باند  $1.5 GHz$  و مصرف توان  $23.7 mW$  دست یافته است.


شکل (۱) توپولوژی مدار تقویت کننده‌ی پیشنهادی در [۹] را نشان می‌دهد که بهره حلقه باز تقویت کننده می‌باشد.



شکل (۱): بلوک دیاگرام تقویت کننده‌ی انتقالی به کار رفته در [۹]

Fig. (1): Amplifier block diagram used in [9]

در [۹] پهنای باند بهره دریافتی کم است که به منظور بهبود عملکرد ساختار فوق در این مقاله یک تقویت کننده‌ی امپدانس انتقالی با ساختار فیدبک موازی جدید پیشنهاد می‌کنیم. توپولوژی مداری که در این مقاله استفاده شده علاوه بر مقاومت فیدبک به صورت موازی، از یک خازن نیز به صورت موازی با مقاومت استفاده می‌کند. شکل (۲) بلوک دیاگرام طرح پیشنهادی را نشان می‌دهد.



شکل (۲): بلوک دیاگرام تقویت کننده‌ی انتقالی پیشنهادی

Fig. (2): Proposed TIA block diagram

### ۱-۲- تقویت کننده امیدانس انتقالی

تقویت کننده امیدانس انتقالی سیگنال جریان تولید شده توسط آشکار ساز را به سیگنال ولتاژ تبدیل می کند که رابطه ی بین این دو سیگنال الکتریکی به وسیله امیدانس انتقالی تعیین می شود. همان طور که در شکل (۳) مشخص شده است، می توان برای این ارتباط از مقاومت پسیو  $R_f$  استفاده کرد که همانطور که نشان خواهیم داد استفاده از مقاومت باعث می شود که طراحی در گوشه های تکنولوژی شبیه سازی و همچنین دماهای مختلف خوب عمل نکند. دلیل این مطلب آن است که مقاومت نسبت به تغییرات دما و پروسه حساس است. بنابراین، پس از اتمام طراحی و بهینه سازی، مقاومت ها را با ترانزیستور جایگزین می کنیم. با فرض اینکه بهره ی تقویت کننده بزرگ باشد، بهره ی حلقه بسته توسط  $R_f$  تعیین می شود. بنابراین برای رسیدن به بهره ای در حدود  $70 \text{ dB}\Omega$  مقاومت  $R_f$  را  $3 \text{ K}\Omega$  انتخاب می کنیم که پس از شبیه سازی و بهینه سازی مقدار  $R_f$  برابر  $3.8 \text{ K}\Omega$  به دست می آید.

### ۲-۲- پاسخ فرکانسی

برای بهبود پاسخ فرکانسی می توان از روش های مختلف افزایش پهنای باند استفاده کرد. با توجه به ساختار شکل (۳) فرکانس قطع مدار از رابطه ی زیر به دست می آید [۸]:

$$f_u = \frac{g_{mB2,3}}{2 \times \pi \times C_1} \quad (1)$$

که  $C_1$  خازن دیده شده در خروجی می باشد و  $g_{mB2,3}$  برابر است با [۸]:

$$g_{mB2,3} = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_{MB2,3}} \quad (2)$$

که جریان بایاس  $I_{MB2,3}$  از طریق ترانزیستور  $M_{B23}$  تأمین می گردد. همچنین برای بهبود پاسخ فرکانسی و داشتن حد فاز مناسب طول کانال تمامی ترانزیستورها  $0.18 \mu\text{m}$  در نظر گرفته شده است. برای افزایش بهره و پهنای باند می توان  $W/L$  ترانزیستورهای  $M_{B2,3}$  و  $M_{B23}$  را افزایش داد اما تا جایی که این ترانزیستورها وارد نواحی قطع و یا تریود نشوند. با بهینه سازی ابعاد ترانزیستورها توسط HSPICE مقادیر بهینه برای  $W/L$  ترانزیستورها مطابق جدول (۱) می باشد.

Table (1): Values of w/l of transistors

جدول (۱): مقادیر  $W/L$  ترانزیستورها

W/L	ترانزیستور
60/0.18	$M_n$
45/0.18	$M_{b1}$
45/0.18	$M_{b2}$
45/0.18	$M_{b3}$
120/0.18	$M_{B23}$
70/0.18	$M_{L2}$
45/0.18	$M_L$
40/0.18	$M_D$


راه دیگر افزایش پهنای باند استفاده از حذف قطب با استفاده از ایجاد یک صفر در نزدیکی قطب می باشد. در این ساختار از خازن  $C_f$  برای این منظور استفاده کرده ایم. مکان این خازن با استفاده از شبیه سازی بهینه شده است و بهترین مکان برای آن همان طور که در شکل (۲) نشان داده شده است به موازات مقاومت فیدبک می باشد. مقدار بهینه به روش سعی و خطا برای این خازن  $15 \text{ fF}$  می باشد. روش دیگر برای افزایش پهنای باند فرکانسی با استفاده از تکنیک Shunt-Peaking می باشد که برای این منظور از سلف  $L$  به موازات خازن در خروجی استفاده شده است. لذا، نشان خواهیم داد که با این تکنیک می توان پهنای باند را تا حداقل  $20\%$  افزایش داد. با بهینه سازی مقدار این سلف برابر  $40 \text{ nH}$  به دست آمده است.

### ۳- نتایج شبیه سازی

تقویت کننده ی پیشنهادی در تکنولوژی  $0.18 \mu\text{m}$  و با استفاده از یک منبع تغذیه  $1.8 \text{ V}$  شبیه سازی شده و نتایج آن در ادامه ارائه می شود. برای مقایسه و درک بهتر عملکرد مدار، شبیه سازی را ابتدا برای ساختار با فیدبک مقاومتی ساده ارائه می کنیم و پس از آن نتایج افزودن خازن با مقدار بهینه ارائه شده و در نهایت اثر افزودن سلف را بیان خواهیم کرد.

### ۱-۳- ساختار بدون خازن و سلف

شکل (۴) نتایج شبیه سازی برای ساختار با فیدبک مقاومتی تنها را نشان می دهد.



شکل (۴): پاسخ فرکانسی مدار تقویت کننده با فیدبک مقاومتی و بدون خازن و سلف

Fig. (4): Frequency response of the amplifier with resistive feedback and without capacitor and inductor

همان طور که از شکل مشخص است، بهره در این حالت برابر  $67.5 \text{ dB}\Omega$  و پهنای باند برابر  $2.5 \text{ GHz}$  به دست آمده است که نسبت به نتایج ارائه شده در [۹] بهبودی قابل توجهی را نشان می دهد. به علاوه توان مصرفی برابر  $12.38 \text{ mW}$  می باشد که نسبت به نتایج ارائه در [۹] تقریباً  $50\%$  کاهش یافته است.

جدول (۲) نتایج به دست آمده از طرح پیشنهادی را در حالات مختلف پیاده‌سازی مداری مقایسه می‌نماید.

Table (2): Simulation results comparison  
جدول (۲): مقایسه‌ی نتایج شبیه‌سازی

عملکرد	ساختار کامل	با مقاومت و خازن	فقط مقاومت
بهره‌ی هدایت انتقالی	67 dBΩ	68 dBΩ	67 dBΩ
توان مصرفی	12 mW	12 mW	12 mW
پهنای باند	3 GHZ	2.7 GHZ	2.5 GHZ

این نتایج در دمای 25°C و در گوشه‌های تکنولوژی tt به دست آمده است. منظور از گوشه tt آن است که ضخامت لایه‌های اکسید در تکنولوژی cmos 0.25 μm مقدار نوعی 4nm را دارند. حال به دلیل اینکه در هنگام ساخت مدارهای مجتمع در تکنولوژی CMOS ممکن است ضخامت لایه‌ی اکسید ترانزیستورها از حالت نوعی تغییر کند و کمی بیشتر و یا کمتر گردد، بنابراین عملکرد مدار می‌تواند به شدت تغییر کند. تغییر دما نیز می‌تواند منجر به تغییر عملکرد مدار گردد. طراح مدار باید طراحی را به گونه‌ای انجام دهد تا مدار در تمامی دماهای بین 40°- تا 125° سانتی‌گراد و همچنین در تمامی گوشه‌های تکنولوژی شبیه‌سازی به خوبی کار کند. گوشه‌های تکنولوژی شبیه‌سازی برای در نظر گرفتن تغییر ضخامت لایه‌ی اکسید در هنگام ساخت مدار مجتمع می‌باشد گوشه‌های تکنولوژی tt بدین معنی است که تمامی ترانزیستورهای نوع n و p دارای ضخامت لایه‌ی اکسید نوعی هستند. گوشه‌های تکنولوژی ss بدین معنی است که همه‌ی ترانزیستورها دارای ضخامت لایه‌ی اکسید بیشتر از مقدار نوعی بوده و گوشه‌های تکنولوژی ff به معنی این است که ترانزیستورها دارای ضخامت لایه‌ی اکسید کمتر از مقدار نوعی می‌باشند. این سه گوشه-تکنولوژی، گوشه‌های اصلی بوده و طراحی باید حداقل در این سه گوشه به خوبی انجام شود.

نتایج شبیه‌سازی در گوشه‌های مختلف و دمای 25°C برای ساختار پیشنهادی کامل در جدول (۳) ارائه شده است.

Table (3): Simulation results in different corners for complete circuit

جدول (۳): نتایج شبیه‌سازی در گوشه‌های تکنولوژی مختلف برای ساختار کامل


عملکرد	گوشه‌ss	گوشه‌tt	گوشه‌ff
بهره‌ی امپدانس انتقالی	44 dBΩ	67 dBΩ	65
توان مصرفی	14 mW	12 mW	17 mW
پهنای باند	0.4 GHZ	2.9 GHZ	1.4 GHZ

با توجه به نتایج جدول (۳) مشخص است که طراحی به ویژه در گوشه‌های تکنولوژی ss مطلوب نیست. یکی از مهمترین دلایل آن استفاده از مقاومت در مدار می‌باشد. بنابراین برای رفع این مشکل بجای مقاومت از ترانزیستور استفاده می‌گردد که نتایج آن در بخش بعدی به تفصیل بیان گردیده است.

### ۲-۳- افزودن خازن به مدار فیدبک

با اضافه نمودن خازن در قسمت فیدبک مدار پیشنهادی جهت حذف قطب‌های بیشتر، مشخص شد که بهترین مکان برای افزودن خازن به موازات مقاومت فیدبک می‌باشد. شکل (۵) نتایج شبیه‌سازی را برای این مدار نشان می‌دهد.

همان طور که از شکل (۵) مشخص است افزودن خازن باعث بهبود پهنای باند گردیده است. در این حالت پهنای باند برابر 2.3 GHZ و بهره برابر 67.5 dBΩ خواهد شد. به علاوه نوسان در پاسخ فرکانسی نیز به شدت کاهش یافته است. واضح است که افزودن خازن و یا سلف هیچ تغییری در توان مصرفی ایجاد نمی‌کند.




شکل (۵): پاسخ فرکانسی مدار تقویت‌کننده با فیدبک مقاومتی و خازن بدون سلف

Fig. (5): Frequency response of the amplifier with resistive feedback and capacitor and without inductor

### ۳-۳- افزودن سلف

با اضافه کردن سلف به طور سری با ترانزیستور خروجی  $M_D$  و همچنین بهینه کردن مقدار آن نتایج به دست آمده به طور قابل ملاحظه‌ای بهبود می‌یابد. شکل (۶) نتیجه‌ی افزودن سلف را نشان می‌دهد.



شکل (۶): پاسخ فرکانسی مدار تقویت‌کننده‌ی پیشنهادی

Fig. (6): Frequency response of the proposed amplifier

همانگونه که از شکل مشخص است بهره تغییر زیادی نکرده اما پهنای باند به 2.9 GHZ افزایش یافته است.


۳-۴- جایگزین کردن مقاومتها و سلف با ترانزیستور

چنانچه ترانزیستور MOS در ناحیهی تریود بایاس گردد، مقاومت بین درین و سورس آن از رابطهی زیر به دست می آید [۸]:


$$R_{ds} = \frac{1}{\mu \times C_{ox} \frac{W}{L} (V_{GS} - V_{TH})} \quad (3)$$

این رابطه نشان می دهد که با تنظیم ولتاژ گیت- سورس و همچنین نسبت W/L می توان با ترانزیستور مقاومت های با مقادیر مورد نظر را طراحی کرد.

برای جایگزین کردن سلف با ترانزیستور از سلف فعال به صورت شکل زیر استفاده می کنیم [۸]:




شکل (۸): توپولوژی مداری تقویت کنندهی پیشنهادی ترانزیستوری کامل  
Fig. (8): Topology of the complete proposed amplifier



شکل (۹): پاسخ فرکانسی مدار تقویت کنندهی ترانزیستوری کامل  
Fig. (9): Frequency response of complete transistor circuit

به منظور بررسی کیفیت سیگنال خروجی، دیاگرام چشمی برای نرخ دادهی 2.5 Gb/s برای جریان ورودی 10 μA در شکل (۱۰) رسم شده است که کیفیت قابل قبولی را برای این نرخ داده و سطح جریان نشان می دهد.

جدول (۵) نتایج شبیه سازی ساختار پیشنهادی کلی را با سایر پیاده سازیهای قبلی در تکنولوژی های مختلف CMOS مقایسه می کند. نتایج شبیه سازی مصرف توان بسیار پایین تر و پهنای باند بالاتر و بهرهی امپدانس انتقالی بزرگتری را نسبت به مراجع [۹ و ۱۰] نشان می دهد. در واقع در این کار مصرف توان به میزان ۵۰٪ نسبت به [۹] و ۹۵٪ نسبت به [۱۰] کاهش یافته است. پهنای باند به میزان ۵۰٪ افزایش یافته است. نتایج حاصله در گوشه های تکنولوژی اصلی شبیه سازی، قابل قبول می باشد در حالی که مراجع نامبرده نتایج کارشان را در این گوشه های تکنولوژی ارائه نکرده اند. در [۱۰] اگرچه از جدیدترین تکنولوژی استفاده می کند اما مصرف توان بسیار بالاتری را نشان می دهد. به علاوه، طراح از مزیت فرکانس قطع واحد بالاتر این تکنولوژی بهره ای نبرده است. اگر تمامی بحث های بالا را بخوانیم خلاصه کنیم به این نتیجه می رسیم که طرح پیشنهادی در این شبیه سازی از تمامی مزایای CMOS استفاده نموده، به عملکرد بالایی دست یافته و همچنین در تمامی گوشه های تکنولوژی عملکرد بسیار بالایی دارد.



شکل (۷): سلف فعال با استفاده از ترانزیستور PMOS  
Fig. (7): Active inductor using PMOS

ساختار نهایی کاملاً ترانزیستوری در شکل (۸) رسم شده است. نتایج شبیه سازی در گوشه های تکنولوژی مختلف و دمای 25°C برای ساختار ترانزیستوری کامل در جدول (۴) ارائه شده است. این نتایج بهبود قابل ملاحظه ای را در گوشه های تکنولوژی نسبت به سایر پیاده سازی ها نشان می دهد.

Table (4): Simulation results in different corners for complete circuit


جدول (۴): نتایج شبیه سازی در گوشه های تکنولوژی مختلف برای ساختار ترانزیستوری کامل

عملکرد	گوشه tt	گوشه ss	گوشه ff
بهره ی هدایت انتقالی	67.5 dBΩ	56 dBΩ	63
توان مصرفی	12.16 mW	13 mW	15 mW
پهنای باند	3GHZ	2.1 GHZ	2.7 GHZ

پاسخ فرکانسی مدار ترانزیستوری کامل در شکل (۹) رسم شده است. همانگونه که از شکل مشخص است پهنای باند برابر 3 GHZ می باشد.

### نتیجه گیری

در این مقاله، با استفاده از ترکیب مقاومت خازنی در شبکه فیدبک یک تقویت کننده‌ی امپدانس انتقالی پیشنهاد شد و همچنین با استفاده از تکنیک shunt peaking برای افزایش پهنای باند فرکانسی یک روش جدید جهت طراحی بهینه تقویت کننده امپدانس انتقالی ارائه گردید. مدار برای داشتن پهنای باند و بهره‌ی بالا و توان مصرفی پایین بهینه شد. نتایج شبیه سازی بهره‌ی 67.5 dBΩ، پهنای باند 3 GHz و توان مصرفی 12.16 mW را نشان داد که در مقایسه با کارهای قبلی بهبودی چشمگیری را نشان می‌دهد. به منظور بررسی صحت عملکرد در تمامی گوشه‌های تکنولوژی، مدار در تمامی گوشه‌ها یعنی tt,ss,ff شبیه سازی شد. دیاگرام چشمی در نرخ داده‌ی 2.5 Gb/s و برای سطح جریان 10 μA رسم شد که کیفیت بسیار خوبی را نشان داد.



شکل (۱۰): دیاگرام چشمی بری نرخ داده‌ی 2.5 Gb/s و جریان ورودی 10 μA  
Fig. (10): Eye diagram for 2.5 Gb/s and 10 μA current

Table (5): Comparison of simulation results with previous works

جدول (۵): مقایسه‌ی نتایج شبیه سازی با کارهای قبلی

[10]	[9]	This work	عملکرد تکنولوژی
CMOS 90 nm	CMOS 180 nm	CMOS 180 nm	امپدانس انتقالی
85 dBΩ	58 dBΩ	67.5 dBΩ	منبع تغذیه
1 V	1.8 V	1.8 V	توان مصرفی
184 mW	24 mW	12.16 mW	پهنای باند
1.5 GHZ	1.5 GHZ	3GHZ	

### References

- [1] Z. Nosal, "Integrated circuits for high speed optoelectronics", International Conference on Microwaves, Radar and Wireless Communications, 2, 445-455, 2004.
- [2] J. Pekarik, D. Greenberg, B. Jagannathan, R. Groves, J. Jones, R. Singh, A. Chinthakindi, X. Wang, M. Breitwisch, D. Coolbaugh, P. Cottrell, J. Florkey, G. Freeman, R. Krishnasamy, "RFCMOS technology from 0.25 μm to 65 nm: The state of the art", In Proc. of IEEE Custom Integrated Circuits Conference, pp. 217-224, 2004.
- [3] R. Smith, S. Personick, "Receiver design for optical fiber communication systems", Semiconductor Devices for Optical Communication, 2nd Ed., New York: Springer-Verlag, 1982.
- [4] C. Toumazou, S. Park, "Wideband low noise CMOS TIA for gigahertz operation", Electronics Letters, Vol. 32, No. 13, pp. 1194-1196, 1996.
- [5] S. Park, H. Yoo, "2.5 Gbit/s CMOS TIA for optical communication applications", Electronics Letters, Vol. 39, No. 2, pp. 211-212, 2003.
- [6] J. Hullett, T. Muoi, "A feedback receiver amplifier for optical transmission systems", Comm. IEEE Trans., Vol. 24, pp. 1180-1185, 1976.
- [7] G. Williams, H. Leblanc, "Active feedback lightwave receivers", IEEE Jou. of Lightwave Tech., Vol. 4, No. 10., pp. 1502-1508, 1986.
- [8] B. Razavi, Design of integrated circuits for optical communications. Hill: McGraw, 2003.
- [9] J.M. Garcı, A. del Pozo, W.A. Serdijn, "2.5 Gb/s CMOS preamplifier for low-cost fiber-optic receivers", Analog. Integr. Circ. Sig. Process., 66:363-370, 2011.
- [10] F. Aznar, W. Gaberl, H. Zimmermann, "A highly sensitive 2.5 Gb/s transimpedance amplifier in CMOS technology", In IEEE International Symposium on Circuits and Systems, pp. 189-192, 2009.