

تحلیل تاثیر تغییرات معماری FINها بر جریان Drain ترانزیستور FINFET و بر متوسط توان مصرفی و تاخیر انتشاری در تمام جمع کننده‌ی CMOS-آمیخته

تیمور راشدزاده^۱، سید محمدعلی ریاضی^{۲*}، نجمه چراغی شیرازی^۳

۱- گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران. rashedzadeh@gmail.com
 ۲*: گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران، coactstudent@yahoo.com
 ۳- گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران، nch_shirazi@yahoo.com
 تاریخ دریافت: ۱۳۹۸/۷/۴ تاریخ پذیرش: ۱۳۹۸/۹/۲۶

چکیده

در این مقاله، مدار تمام جمع کننده، با سبک منطقی^۱ CMOS-آمیخته مطرح شده است که ترکیبی از ترانزیستورهای عبور و گیت‌های انتقال و ترانزیستورهای نوع P و N می‌باشد. برای طراحی مدار تمام جمع کننده از ترانزیستورهای^۲ FINFET، مدل^۳ BSIM-CMG، دو-گیتی و ساختار FINFET روی Bulk و طول Gate 16 نانومتر استفاده خواهیم کرد و برای شبیه‌سازی از HSPICE استفاده می‌کنیم. با توجه به ساختار و معماری ترانزیستورهای FINFET، تاثیر تغییرات در ضخامت و ارتفاع و تعداد FIN بر روی جریان Drain ترانزیستور FINFET و پارامترهای خروجی تمام جمع کننده مانند تاخیر انتشاری و متوسط توان مصرفی تمام جمع کننده و همچنین تاثیر تغییرات در فرکانس ورودی‌ها مورد بررسی قرار می‌گیرد. مطابق نتایج شبیه‌سازی با افزایش ارتفاع و ضخامت و تعداد FIN، جریان Drain ترانزیستور FINFET و توان مصرفی تمام جمع کننده افزایش پیدا می‌کند و تاخیر انتشاری تمام جمع کننده کاهش پیدا می‌کند و بالعکس. و همچنین با افزایش فرکانس کاری، توان مصرفی تمام جمع کننده افزایش پیدا می‌کند.

واژه‌های کلیدی: تمام جمع کننده، FINFET، توان، تاخیر، جریان

۱- مقدمه

امروزه داشتن افزاره‌هایی با عملکرد بالا و صرفه جویی در انرژی مهم است. چراکه با برآورده کردن نیاز مشتریان، یک‌ایزار سودآوری است. آخرین فناوری‌ها، تراشه‌هایی بسیار کوچک و یکپارچه در اندازه نانومتر ایجاد کرده است که می‌تواند دستگاه‌های الکترونیکی با اندازه‌های کوچک و نازک در مقایسه با چندین سال قبل تولید کند. به منظور مجتمع سازی مدارات الکترونیکی، سطح اشغالی توسط ترانزیستورها باید کاهش باید که این امر با کاهش طول کانال همراه است. در سال ۱۹۶۵، Gordon Moore مقاله‌ای منتشر کرد که در آن پیش‌بینی کرده بود که چگالی ترانزیستورهای روی یک تراشه هر ۱۸ ماه دو برابر خواهد شد. اگرچه این نتیجه تجربی و فقط بر اساس داده‌های ۶ سال به دست آمده بود، قانون Moore به طور فوق‌العاده‌ای تا ۴۵ سال برقرار بود. به نظر می‌رسید که این قانون دیگر برقرار نباشد، اما با ابداع ترانزیستورهای چندگیتی و سایر تکنولوژی‌های جدید مانند استفاده از ترانزیستورهای CNTFET و FINFET همچنان این قانون برقرار مانده است [۱]. Scaling سطحی CMOS به سبب کوچکتر با چالش‌های زیادی مواجه می‌شود که باعث ناخالصی زیاد، پدیده تونل‌زنی بین اتصالات، مشکلات زیادی در کنترل اثرات کانال کوتاه دارد. با اجرای ساختارهای جدید مانند FINFET، مشکل MOSFET scaling به محدوده نانومتری حل شد. استفاده از مدارات مجتمع باعث افزایش سرعت، کمتر شدن فضای اشغال شده و توان مصرفی می‌گردد. این موضوع به ویژه در مدارات دیجیتال و پردازش اطلاعات بسیار مهم است. واحد پردازش مرکزی CPU، هسته هر پردازشگری است که واحد منطقی محاسبات ALU در آن قرار دارد. ALU عملیات منطقی و محاسبات پایه مانند جمع، تفریق، ضرب و تقسیم را انجام می‌دهد. در یک سیستم دیجیتال داشتن یک تمام جمع کننده که توان مصرفی پایین و سرعت بالا و با بهره‌وری انرژی و قابل اطمینان باشد بسیار سخت است [۲]. در این مقاله یک تمام جمع کننده در سبک منطقی CMOS-

^۱ - Hybrid- Complementary metal-oxide-semiconductor


^۲ - Fin Field Effect Transistor

^۳ - Berkeley Short-channel IGFET Mode-Common Multi-gate


آمیخته با قابلیت توان مصرفی پایین، سرعت و اطمینان بالا و مبتنی بر ترانزیستورهای FINFET مدل BSIM-CMG با طول گیت ۱۶ نانومتر و با استفاده از شبیه‌ساز HSPICE طراحی و شبیه‌سازی خواهد شد. با توجه به ساختار و معماری ترانزیستورهای FINFET، تاثیر تغییرات ضخامت، ارتفاع و تعداد FINها و فرکانس کاری بر روی جریان Drain ترانزیستور FINFET و پارامترهای خروجی تمام جمع‌کننده مانند تاخیرانتشاری و متوسط توان مصرفی مورد بررسی قرار خواهد گرفت. تاثیر تغییرات برای ضخامت و ارتفاع با هم و برای تعداد FIN جداگانه بررسی می‌شود. و همچنین تاثیر تغییرات فرکانس کاری بر روی و پارامترهای خروجی تمام جمع‌کننده مانند تاخیرانتشاری و متوسط توان مصرفی مورد بررسی قرار خواهد گرفت. مقدار بهینه معماری FINها با توجه به پارامترهای خروجی استخراج می‌شود. در انتها، پارامترهای خروجی حاصل از مقادیر بهینه معماری FIN را با مقاله مرتبط دیگر مقایسه می‌شود.

۲- ساختار ترانزیستور FINFET


FINFET ساختار جایگزین جدیدی که به جای MOSFET معرفی شده است و به ترانزیستورها اجازه کوچکتر شدن می‌دهد، می‌تواند مزایای بیشتری از MOSFET مانند جریان Drain بزرگتر، ولتاژ سوئیچینگ کوچکتر، کاهش قابل توجه جریان نشتی استاتیک را داشته باشد. FINFET که بطور نرمال به یک افزاره چند-گیتی غیرمسطح معروف است، می‌تواند با استفاده از فناوری سازگار با CMOS مانند لیتوگرافی ساخته شود [۲]. فرآیند کلی ساخت FIN روی bulk silicon در شکل ۱ نشان داده شده است: الف) حک FIN بر روی bulk silicon، در ابتدا ارتفاع FIN از ارتفاع نهایی افزاره بزرگتر است. ب) افزودن لایه اکسید STI^{e} (ج) کاهش اکسید STI برای نمایان شدن FIN با ارتفاع مورد نیاز. د) کانال بصورت ایستاده ایجاد شد [۳]. تنها ویژگی که FINFET را از MOSFET متمایز می‌کند کانال بین سورس و درین FINFET هست. کانال FINFET بالای بستر سیلیکونی و بصورت سه-بعدی طراحی شده، که FIN نامیده می‌شود، ناحیه گیت در ترانزیستور FINFET کاملاً اطراف کانال را پوشش می‌دهد [۲]. FINFET می‌تواند روی Bulk Silicon یا SOI^{o} ساخته شوند. FINها روی SOI یا Bulk Silicon قرار می‌گیرند (شکل ۲)، مزیت اصلی استفاده از Bulk Silicon نسبت به زیر-لایه ۱: SOI -هزینه پایین‌تر و یفر ۲- نرخ انتقال حرارت بهتر زیر لایه (شکل ۳) [۳].




شکل ۲: طبقه‌بندی ساختاری ترانزیستور FINFET [۴]



شکل ۱: فرآیند کلی ساخت FIN روی bulk silicon [۳].



شکل ۴: ساختار سه‌بعدی ترانزیستور FINFET با سه FIN [۵]




شکل ۳: نمای سه‌بعدی از Bulk FINFET [۴].

^۴ - Shallow Trench Isolation

^۵ - silicon on insulator

که در اینجا^۶ ارتفاع FIN، $TFIN^۷$ ضخامت FIN و $N_{FIN}^۸$ تعداد FIN و $Fin\ Pitch$ فاصله بین FIN است. بدنه سیلیکون می تواند بوسیله دو، سه یا چهار گیت کنترل شود. گیت ها می توانند به هم متصل یا از هم مستقل باشند. BSIM-CMG مدل چند-گیتی به هم پیوسته و گیت-مشترک است و $BSIM-IMG^۹$ مدل چند-گیتی گیت مستقل/نامتقارن است. در شکل ۵ معماری های مختلف از FET های چندگیتی، که در مدل های به هم پیوسته و مستقل نشان داده شده است. در این مقاله برای طراحی مدار تمام جمع کننده از مدل BSIM-CMG، دو-گیتی و ساختار FINFET روی Bulk و طول Gate 16 نانومتر استفاده می کنیم.



شکل ۵: معماری های مختلف از FET چند-گیتی [۶]

۳- تمام جمع کننده CMOS-آمیخته

انواع طرح سلول های full adder با تعداد ترانزیستورهای مختلف و چالش های عملکرد در سرعت و توان، قابل طراحی و معرفی هستند. مزایا و معایب مخصوص برای هر طرح سلول وجود دارد [۲]. یک نمونه از چنین طراحی ها، تمام جمع کننده CMOS-استاتیک استاندارد است، این تمام جمع کننده مبتنی بر ساختار CMOS معمولی با ترانزیستورهای pull-up یا بالا کش و pull-down یا پایین کش است که خروجی با سوینگ کامل و قابلیت درایو خوبی را فراهم می کنند. عیب اصلی مدارهای CMOS استاتیک، وجود بلوک نوع P است زیرا در مقایسه با ترانزیستورهای نوع N باید در ابعاد بزرگ تری طراحی شوند تا عملکرد مطلوب را داشته باشند. خازن ورودی گیت CMOS استاتیک بزرگ است زیرا هر ورودی حداقل به گیت یک ترانزیستور نوع N و یک ترانزیستور نوع P وصل می شود. این نکته دلیل دیگر کاهش سرعت گیت های CMOS استاتیک است. جمع کننده دیگر، سبک منطق^{۱۰} CPL است، این ساختار به دلیل اینورترهای استاتیک خروجی و طبقه تفاضلی پر سرعت ترانزیستورهای نوع P با اتصال ضربدری دارای سرعت بالا، عملکرد نوسان-کامل و قابلیت درایو خوب است. اما به دلیل تعداد زیاد گره های داخلی و اینورترهای استاتیک، توان مصرفی بسیار بالا است. همچنین به دلیل قرارگیری نامنظم ترانزیستورهای ساختار CPL، جانمایی آن به سادگی سلول CMOS نیست. موارد دیگر طراحی های جمع-کننده شامل^{۱۱} TGA می باشند. این جمع کننده ها ذاتاً توان مصرفی پایین دارند. عیب اصلی این سبک های منطق در نداشتن قابلیت درایو است. دلیل این مسئله نیز کوپل نشدن ورودی ها به خروجی ها می باشد. زمانی که TGA کسکود می شوند عملکرد آن ها به طور قابل توجهی کاهش می یابد. طرح منطق CMOS-آمیخته، بیش از یک سبک منطقی استفاده می کند. تمامی طراحی های ترکیبی از بهترین زیربخش های موجود پیاده سازی شده توسط انواع سبک های مختلف منطق بهره می برند [۷]. طرح تمام جمع کننده به سبک منطقی CMOS-آمیخته، ترکیبی از ترانزیستورهای عبور یا pass transistors و گیت های انتقال یا transmission gates و ترانزیستورهای نوع P و N می باشد، این طرح به معایب طرح هایی که قبلاً ارائه شده بود غلبه می کند. تلاش برای رسیدن به عملکرد با توان پایین و سرعت بالاتر با قابلیت ولتاژ پایین، برای تکنولوژی زیر-نانومتر، تحقیق ما را به سمت بررسی سبک منطقی CMOS-آمیخته هدایت کرد، (شکل ۷).

^۶ - height of fin

^۷ - thickness of fin


^۸ - number of fin

^۹ - BSIM-Independent Multi-Gate

^{۱۰} - complementary pass transistor logic

^{۱۱} - transmission-gate full adder

تمام جمع کننده مطلوب، مبتنی بر یک مدار XOR-XNOR جدید است که خروجی‌های XOR و XNOR آن به طور هم زمان با سوینگ-کامل متعادل تولید می‌شود. مطابق شکل ۶، تمام جمع کننده CMOS-آمیخته به سه قسمت تقسیم می‌شود. زیربخش I از یک مدار XOR-XNOR تشکیل شده است. این زیربخش سیگنال‌های میانی H و H' را تولید می‌کند، این سیگنالها به همراه رقم‌نقلی از طبقه قبلی و ورودی‌های دیگر A و B به زیربخش II و III انتقال داده می‌شوند. تا Sum و Cout را تولید کنند. با توجه به اینکه دو زیربخش دیگر برای تولید خروجی‌های نهایی به سیگنال میانی H و H' نیاز دارند، تأخیر پاسخ زیربخش I بحرانی است. زیربخش II یک پیاده‌سازی تابع انتقال تابع XOR برای تولید Sum است که بوسیله یک معکوس کننده پس از آن Sum نیز تولید می‌شود. به این ترتیب قابلیت درایو خوبی برای مدار به وجود می‌آید. به دلیل عدم وجود خطوط تغذیه، هیچ جریان اتصال کوتاهی وجود ندارد. زیربخش III در طبقه خروجی CMOS-آمیخته به همراه یک معکوس کننده استاتیک در خروجی استفاده می‌کند. معکوس کننده استاتیک قابلیت Driving خوبی را به ورودی‌هایی که از خروجی جدا شده‌اند، فراهم می‌کند [۷].



شکل ۶: زیربخش‌های مختلف مدار تمام جمع کننده [۷]. شکل ۷: مدار تمام جمع کننده CMOS-آمیخته به تفکیک زیربخش‌ها [۷].

روابط مربوط به Sum و Cout بر حسب ورودی‌ها عبارتند از:

$$Sum = A \oplus B \oplus C_{in} = H \oplus C_{in} \quad (1)$$

$$C_{out} = A \cdot H' + C_{in} \cdot H \quad (2)$$

ساختار مدار بسیار متقارن است و بنابراین جانمایی منظم است. این مدار عملکرد سرعت بالایی دارد، بخاطر ترانزیستورهای pull-up نوع P با اتصال ضربدری که سیگنال‌های میانی را به سرعت تأمین می‌کنند. [۷].


۴- تحلیل تاثیر تغییرات معماری FIN بر جریان FINFET و پارامترهای خروجی تمام جمع کننده CMOS-آمیخته

در بخش‌های قبلی تمام جمع کننده با سبک منطقی CMOS-آمیخته و ساختار ترانزیستور FINFET را مورد بررسی قرار دادیم. برای طراحی سلول تمام جمع کننده CMOS-آمیخته از ترانزیستور FINFET که یک فناوری جدید و به‌روزی است، استفاده می‌کنیم. در سطح مداری به سمت تکنولوژی‌های در اندازه‌های نانومتری حرکت می‌کنیم، یک طراحی بهینه باید ولتاژ خروجی را حفظ کند، توان کمتری مصرف کند، تأخیر کمتری در مسیرهای اصلی داشته باشد و حتی در ولتاژهای تغذیه پایین، قابلیت اطمینان داشته باشد. با توجه به این که سلول‌های تمام جمع کننده به تعداد زیادی تکرار می‌شوند، نظم و ترتیب جانمایی و پیچیدگی اتصالات نیز مهم می‌باشد. تاثیر تغییرات معماری FINFET مانند ارتفاع و ضخامت و تعداد FIN بر روی مقاومت و خازن پارازیتی نواحی Source/Drain و جریان FINFET و پارامترهای خروجی تمام جمع کننده مانند متوسط توان مصرفی و تاخیر انتشاری را مورد بررسی قرار خواهیم داد. در انتها جمع بندی بهتری از تاثیر اعمال تغییرات در معماری FINFET بر روی جریان FINFET و مقاومت و خازن پارازیتی و خروجی تمام جمع کننده دست پیدا کنیم.


۴-۱ نتایج شبیه سازی حاصل از تغییرات معماری FIN

در جدول‌های ۱ و ۲، نتایج شبیه سازی حاصل از افزایش ارتفاع، ضخامت و تعداد FIN با منبع تغذیه ۰/۲ ولت نشان داده شده است. که

خروجی‌ها شامل: جریان Drain FINFET و متوسط توان مصرفی و تاخیرانتشاری و حاصلضرب توان-تاخیر^{۱۲} PDP و^{۱۳} EDP تمام-جمع کننده می‌باشد. در جدول ۱ تاثیر افزایش ضخامت، ارتفاع FIN (برای تعداد ثابت مقدار ثابت پیشنهادی $N_{FIN}=1$) (و در جدول ۲ تاثیر افزایش تعداد FIN (برای ضخامت، ارتفاع FIN با مقادیر ثابت پیشنهادی) نوع (TFIN=HFIN=9.9nm) و نوع P (TFIN=HFIN=12nm) نانومتر (بر روی پارامترهای خروجی تمام جمع کننده نشان داده می‌شود. متوسط تاخیرانتشاری، میزان تاخیر که از ۵۰٪ صعود در ورودی تا ۵۰٪ نزول در خروجی و برعکس اتفاق می‌افتد. PDP, EDP هر دو یک معیار سنجش جهت مقایسه کارایی در ادوات دیجیتال می‌باشد، که مقادیر آن هر چه قدر پایین تر باشد مطلوب تر است. PDP حاصلضرب میزان توان مصرفی در مدت زمانی که سویچینگ اتفاق می‌افتد، از رابطه $PDP = P_{avg} * t$ بدست می‌آید، بر حسب ژول می‌باشد. EDP حاصلضرب انرژی در مدت زمانی که سویچینگ اتفاق می‌افتد، از رابطه $EDP = PDP * t = P_{avg} * t * t$ بدست می‌آید، بر حسب ژول-ثانیه می‌باشد. که در اینجا P_{avg} متوسط توان مصرفی و t تاخیرانتشاری است. شکل موج‌های ورودی و خروجی جمع کننده در بازه زمانی صفر تا ۴۰ میکروثانیه در شکل‌های ۸ و ۹ نمایش داده می‌شود.



شکل ۸: شکل موج‌های ورودی تمام جمع کننده (V(A), V(B), V(Cin))



شکل ۹: شکل موج‌های خروجی تمام جمع کننده (V(sum) و V(cout))

جدول ۱: تاثیر افزایش ارتفاع و ضخامت FIN

نوع ترانزیستور	مقادیر برای ترانزیستور نوع N, P		مقادیر خروجی تمام جمع کننده (فرکانس ولتاژهای ورودی: (Cin)= 100 KHz, V(B)= 50 KHz, V(A)= 25 KHz)			
	NFIN=1 (نانومتر) TFIN, HFIN	حداکثر جریان Drain (نانوآمپر)	تاخیر انتشاری (ثانیه)	متوسط توان مصرفی (وات)	PDP (ژول)	EDP (ژول-ثانیه)
N type	TFIN=HFIN=6.9nm	7.1nA	10.29×10^{-9}	$.09 \times 10^{-10}$	0.96×10^{-19}	9.88×10^{-28}
P type	TFIN=HFIN=11nm	1.47 nA				
N type	TFIN=HFIN=8.8nm	31.32 nA	3.28×10^{-9}	0.38×10^{-10}	1.24×10^{-19}	4.1×10^{-28}
P type	TFIN=HFIN=11nm	1.47 nA				
N type	TFIN=HFIN= 9nm	35.6 nA	2.63×10^{-9}	0.47×10^{-10}	1.25×10^{-19}	3.3×10^{-28}
P type	TFIN=HFIN= 12nm	2.51 nA				
N type	TFIN=HFIN= 9.9nm	61nA	1.71×10^{-9}	0.99×10^{-10}	1.69×10^{-19}	2.89×10^{-28}
P type	TFIN=HFIN= 12nm	2.51nA				
N type	TFIN=HFIN= 9.9nm	61nA	1.54×10^{-9}	1.06×10^{-10}	1.63×10^{-19}	2.52×10^{-28}
P type	TFIN=HFIN= 13nm	4.26nA				
N type	TFIN=HFIN= 9.9nm	61nA	1.3×10^{-9}	1.4×10^{-10}	1.82×10^{-19}	2.39×10^{-28}
P type	TFIN=HFIN= 15nm	11.87nA				
N type	TFIN=HFIN=11.8nm	158.7 nA	0.55×10^{-9}	5.43×10^{-10}	2.99×10^{-19}	1.65×10^{-28}
P type	TFIN=HFIN=15.6nm	15.97nA				

جدول ۲: تاثیر افزایش تعداد FIN

مقادیر خروجی تمام جمع کننده (فرکانس ولتاژهای ورودی : V(A)= 25 KHz , V(B)= 50 KHz , V(Cin)= 100 KHz)		مقادیر برای ترانزیستور نوع N, P (IFIN= HFIN=9.9nm for N type TFIN= HFIN=12nm for P type)				
تعداد FIN	نوع ترانزیستور	حداکثر جریان Drain (نانوآمپر)	تاخیر انتشاری (ثانیه)	متوسط توان مصرفی (وات)	PDP (ژول)	EDP (ژول-ثانیه)
NFIN=1	N type	61nA	1.71×10^{-9}	0.99×10^{-10}	1.69×10^{-19}	2.89×10^{-28}
	P type	2.51 nA				
NFIN=5	N type	305 nA	0.74×10^{-9}	4.88×10^{-10}	3.63×10^{-19}	2.7×10^{-28}
	P type	12.6 nA				
NFIN=7	N type	427 nA	0.63×10^{-9}	6.82×10^{-10}	4.34×10^{-19}	2.76×10^{-28}
	P type	17.63 nA				
NFIN=15	N type	915 nA	0.44×10^{-9}	14.6×10^{-10}	6.47×10^{-19}	2.87×10^{-28}
	P type	37.79 nA				

۲-۴- تحلیل تاثیر تغییرات ارتفاع و ضخامت و تعداد FIN بر جریان FINFET

پارامترهایی مانند ارتفاع و ضخامت و تعداد FIN برای دستیابی به مقدار جریان جاری در ترمینال Drain برای FINFET نوع N و P تعیین کننده هستند. برای سادگی در فرایند محاسبات و ساخت پیشنهاد می شود که مقادیر ارتفاع و ضخامت FIN برای همه ترانزیستورهای نوع N و P یکسان باشد [۸]. جریان در افزاره‌های چند-گیتی معادل است با حاصلضرب جریان تک-گیتی در تعداد گیت های مشابه که موبیلیتی یکسانی دارند. بعنوان مثال جریان در افزاره دو-گیتی دو برابر جریان افزاره تک-گیتی است همین طور برای افزاره سه-گیتی. برای داشتن جریان‌های بزرگتر از افزاره‌های چندگیتی استفاده می شود. جریان را می توان با افزایش ضخامت و ارتفاع FIN افزایش داد، اما با FIN های بلند اغلب مشکلاتی در طول پردازش افزاره بوجود می آوند [۳]. FINFET بهترین راه حل برای کاهش اثرات کانال کوتاه است با این حال این افزاره چندین مولفه پارازیتی به ساختار هندسی FINFET مانند ارتفاع و ضخامت FIN وابسته هستند، مقاومت‌های پارازیتی و خازن پارازیتی هستند، که این مولفه‌های پارازیتی به ساختار هندسی FINFET مانند ارتفاع و ضخامت FIN وابسته هستند، مقاومت‌های پارازیتی برای نواحی S/D^۴ که مطابق فرمول‌های زیر بدست می آیند [۹]. جهت بررسی ارتباط ضخامت و ارتفاع FIN با مقاومت و خازن پارازیتی، از روابط که در [۹] بررسی شده استفاده می کنیم.

$$R_{sp1} = \frac{1}{2} \times \frac{2}{\pi H_{FIN}} \rho_{ext} \left[\ln\left(0.75 \frac{W_{FIN}}{x_c}\right) \right] \quad (5)$$

$$R_{sh1} = \rho_{ext} \left(\frac{L_{ext}}{H_{FIN} \times W_{FIN}} \right) \quad (6)$$

$$R_{sp2} = \rho_{hdd} \times \left[\frac{\ln(0.75) + \ln(L_{ext}) - \ln(W_{FIN})}{\pi (H_{FIN} + T_{metal})} \right] \quad (7)$$

خازن پارازیتی در نواحی S/D تاثیر عمده‌ای بر عملکرد و تاخیر ذاتی افزاره و همچنین بر خازن پارازیتی کلی افزاره می گذارد. خازن‌های پارازیتی شامل: C₁ بالای نواحی S/D به بالای گیت و C₂ بالای نواحی S/D به کناره‌های گیت و C₃ کناره‌های نواحی S/D به کناره‌های گیت می شود، مطابق فرمول‌های زیر بدست می آید [۹]:


$$C_1 = \frac{2(W_{FIN} + G_{FIN})\epsilon_{ox}}{\pi} \ln\left(1 + \frac{L_{gate}}{T_{poly} + T_{mask}}\right) \quad (8)$$

$$C_2 = \frac{2\epsilon_{ox} W_{FIN}}{\pi} \times a + \frac{\eta_2 \epsilon_{ox} W_{FIN} e^{-1}}{\pi} \ln\left(\frac{\pi W_{FIN}}{T_{ox}}\right) K_2 \quad (9)$$


$$C_3 = \frac{H_{FIN} G_{FIN} \epsilon_{ox}}{L_{ext}} \left(\frac{\tau_3 (G_{FIN} + 2T_{OX})}{L_{ext}} + K_3 \right) \quad (10)$$

مطابق روابط بالا، با افزایش ارتفاع و ضخامت FIN، مقاومت‌های پارازیتی در نواحی S/D کاهش پیدامی کند. خازن پارازیتی برخلاف مقاومت پارازیتی با افزایش ارتفاع FIN افزایش پیدا می کند. ارتفاع FIN تنها در خازن حاشیه‌ای پارازیتی C₃ نقش دارد و با افزایش

ارتفاع FIN، خازن C_3 افزایش پیدا می کند. ضخامت FIN در خازن های حاشیه ای پارازیتی C_1 و C_2 نقش دارد و با افزایش ضخامت FIN، خازن های پارازیتی C_1 و C_2 افزایش پیدا می کند. باتوجه به تغییرات ضخامت FIN و اثر آن بر مقاومت و خازن پارازیتی S/D، ما می توانیم با بهینه سازی ضخامت FIN، حداقل مقدار پارازیتی را مشاهده کنیم. برای اجتناب از پارازیت های نواحی S/D و بهبود سرعت افزاره، بهینه کردن اندازه FIN بسیار مورد نیاز است. [۹]. با کاهش ارتفاع FIN، به دلیل افزایش مقاومت پارازیتی جریان نشستی و جریان Ion کاهش می یابد [۱۰]. کاهش جریان حالت روشن به زیر یک مقدار مشخص قابل قبول نمی باشد زیرا سرعت افزاره در جریان حالت روشن کوچک، کاهش می یابد. و با افزایش ضخامت FIN جریان Drain افزایش پیدا می کند، زیرا پهنای کانال ها افزایش پیدا می کند در نتیجه جریان Ion بیشتری عبور می کند. جریان نشستی نیز با افزایش ضخامت FIN بعثت کاهش کنترل روی گیت افزایش می یابد. افزایش ضخامت FIN در FINFET های دو-گیتی و سه-گیتی باعث کاهش کنترل از گیت می شود [۱۱]. برای داشتن کنترل خوب روی اثرات کانال کوتاه، لازم است که ضخامت FIN از طول Gate کوچکتر باشد [۳]. FINFET ها برای طراحی های چندگانه جهت دستیابی به کانال هایی با عرض بزرگتر طراحی شده اند. با افزایش تعداد FIN جریان عبوری از افزاره افزایش پیدا می کند بعنوان مثال افزاره ای با تعداد ۵ تا FIN، برابر جریان بیشتری از افزاره با تک FIN دارد [۱۲]. با افزایش ضخامت و ارتفاع FIN مقاومت های پارازیتی نواحی S/D کاهش می یابد در نتیجه جریان Ion افزایش می یابد و بلعکس. نمودار ستونی تاثیر بر جریان Drain در شکل ۱۰ را مطابق جدول ۱ با افزایش ضخامت، ارتفاع FIN و در شکل ۱۱ را مطابق جدول ۲ با افزایش تعداد FIN نشان داده می شود.



شکل ۱۰: تاثیر افزایش ضخامت، ارتفاع FIN بر روی جریان Drain ترانزیستورهای نوع N, P بر مبنای مقدار بهینه پیشنهادی تعداد FIN




شکل ۱۱: تاثیر افزایش تعداد FIN بر روی جریان Drain ترانزیستورهای نوع N, P بر مبنای مقدار بهینه پیشنهادی ضخامت و ارتفاع FIN

۴-۳- تحلیل تاثیر تغییرات ارتفاع، ضخامت، تعداد FIN بر پارامترهای متوسط توان مصرفی و تاخیرانتشاری تمام جمع کننده

باتوجه به بخش ۴-۲، افزایش ارتفاع و ضخامت و تعداد FIN باعث افزایش جریان Drain می شود. طبق رابطه $P=V \cdot I$ افزایش جریان باعث افزایش توان مصرفی می شود و از سوی دیگر با افزایش جریان، حرکت الکترون ها بیشتر می شود که باعث افزایش سرعت افزاره می شود. باتوجه به رابطه عکس تاخیرانتشاری با سرعت افزاره، با افزایش سرعت، تاخیرانتشاری افزاره کاهش می یابد. بنابراین افزایش ارتفاع و ضخامت و تعداد FIN باعث کاهش تاخیرانتشاری و افزایش توان مصرفی افزاره می شود. مقادیر متوسط توان مصرفی و تاخیرانتشاری و همچنین پارامترهای PDP و EDP در جدول های ۱ و ۲ ارائه شده است. برای درک شهودی بهتر نمودار ستونی مربوط به جدول های ۱ و ۲ را در ادامه نشان می دهیم. نمودار ستونی تاثیر بر توان مصرفی و تاخیرانتشاری تمام جمع کننده با افزایش ضخامت و ارتفاع FIN را در شکل های ۱۲ و ۱۳ مطابق جدول ۱ نشان داده شده است، مشاهده می شود که با افزایش ضخامت و ارتفاع FIN (با شرایط برابر از لحاظ تغییرات معماری FIN) روند افزایشی توان مصرفی ۶۰ برابر نسبت به حالت اولیه بیشتر می شود و روند کاهش تاخیرانتشاری، ۱۹ برابر نسبت به حالت اولیه کمتر می شود. در نتیجه در یک شرایط برابر، با افزایش ضخامت و ارتفاع FIN روند افزایشی توان مصرفی بیشتر از روند کاهش تاخیرانتشاری است. جهت بررسی و تحلیل تعداد FIN، در شکل های ۱۴ و ۱۵ نمودار ستونی تاثیر بر توان مصرفی و تاخیرانتشاری


تمام جمع کننده با افزایش تعداد FIN را مطابق جدول ۲ نشان داده شده است، مشاهده می شود که با افزایش تعداد FIN تا ۱۵ برابر (با شرایط برابر از لحاظ تغییرات معماری FIN) روند افزایشی توان مصرفی حدوداً ۱۵ برابر حالت تک-FIN می شود و روند کاهش تأخیر انتشاری، حدوداً ۴ برابر حالت تک-FIN، افت می کند. در نتیجه با افزایش تعداد FIN، روند افزایشی توان مصرفی بیشتر از روند کاهش تأخیر انتشاری است.



شکل ۱۲: تأثیر افزایش ضخامت، ارتفاع FIN بر روی متوسط توان مصرفی سلول تمام جمع کننده بر مبنای مقدار بهینه پیشنهادی تعداد FIN



شکل ۱۳: تأثیر افزایش ضخامت، ارتفاع FIN بر روی تأخیر انتشاری سلول تمام جمع کننده بر مبنای مقدار بهینه پیشنهادی تعداد FIN



شکل ۱۴: تأثیر افزایش تعداد FIN بر روی متوسط توان مصرفی تمام جمع کننده بر مبنای مقدار بهینه پیشنهادی ضخامت، ارتفاع FIN



شکل ۱۵: تأثیر افزایش تعداد FIN بر روی تأخیر انتشاری سلول تمام جمع کننده بر مبنای مقدار بهینه پیشنهادی ضخامت، ارتفاع FIN

۵- تحلیل تاثیر افزایش فرکانس ورودی های تمام جمع کننده

توان مصرفی به منبع تغذیه و فرکانس کاری وابسته هستند و با افزایش منبع تغذیه و فرکانس، افزایش پیدا می کنند. افزایش فرکانس باعث کاهش تاخیرانتشاری می شود، [۱۳]. بر طبق رابطه $P_{avg} = \alpha * C * V_{dd}^2 * f$ متوسط توان مصرفی به فرکانس کاری و منبع تغذیه وابسته است. همچنین مطابق جدول ۳ مشاهده می شود که با افزایش فرکانس ورودی های تمام جمع کننده، منبع تغذیه هم افزایش پیدا می کند، چرا که میزان عملیات کاری بیشتر می شود. با افزایش فرکانس کاری متوسط توان مصرفی و PDP افزایش پیدا می کند، ولی تاخیرانتشاری از فرکانس بالاتر از ۲۵ مگاهرتز تقریباً ثابت می ماند.

جدول ۳ : تاثیر افزایش فرکانس ورودی های تمام جمع کننده

TFIN=HFIN= 9.9nm for Ntype TFIN=HFIN= 12nm for Ptype					
تغییرات فرکانس ورودی های تمام جمع کننده	منبع ولتاژ (ولت)	تاخیر انتشاری (ثانیه)	متوسط توان مصرفی (وات)	PDP (ژول)	EDP (ژول-ثانیه)
V(A)= 25 KHz , V(B)=50 KHz , V(Cin)=100 KHz	Vdd= 0.2	1.71×10^{-9}	0.99×10^{-10}	1.69×10^{-19}	2.89×10^{-28}
V(A)= 2.5 MHz , V(B)=5 MHz , V(Cin)=10 MHz	Vdd= 0.41	4.44×10^{-11}	1.62×10^{-9}	7.19×10^{-20}	3.19×10^{-30}
V(A)= 25MHz , V(B)=50 MHz , V(Cin)=100MHz	Vdd= 2.29	1.05×10^{-11}	7.14×10^{-7}	7.57×10^{-18}	8.02×10^{-29}
V(A)=0.25 GHz , V(B)=0.5 GHz , V(Cin)=1 GHz	Vdd= 2.29	1.05×10^{-11}	3.72×10^{-6}	3.95×10^{-17}	4.18×10^{-28}
V(A)=0.5 GHz , V(B)=1 GHz , V(Cin)=2 GHz	Vdd= 2.29	1.06×10^{-11}	7.08×10^{-6}	7.54×10^{-17}	8.04×10^{-28}
V(A)= 1 GHz , V(B)= 2 GHz , V(Cin)= 4 GHz	Vdd= 2.29	1.06×10^{-11}	1.37×10^{-5}	1.46×10^{-16}	1.56×10^{-27}

۶- نتیجه گیری

در این مقاله، مدار تمام جمع کننده به سبک منطقی CMOS-آمیخته را با استفاده از FINFET طراحی و شبیه سازی کردیم. تاثیر تغییرات معماری FIN همچون تغییرات ارتفاع و ضخامت و تعداد FINها در FINFET بر روی جریان Drain ترانزیستور و پارامترهای توان مصرفی، تاخیرانتشاری تمام جمع کننده CMOS-آمیخته مورد بررسی قرار گرفت. در ادوات دیجیتال دو عامل توان مصرفی و سرعت افزاره مهم هستند، هر دو عامل بایستی بطور همزمان بررسی شود چرا که با پیشرفت تکنولوژی و نیاز به افزاره کم مصرف و سرعت بالا روز به روز بیشتر احساس می شود. در نتیجه در این مقاله سعی شد که هر دو عامل توان و سرعت بطور همزمان مورد بررسی قرار گیرد. برای اجتناب از پارازیت های نواحی S/D و بهبود سرعت افزاره، بهینه کردن اندازه FIN بسیار مورد نیاز است. با افزایش ارتفاع، ضخامت و تعداد FIN جریان Ion افزایش می یابد. طبق رابطه $P=V*I$ و نتایج شبیه سازی، جریان و توان مصرفی با هم ارتباط دارند، در نتیجه متوسط توان مصرفی با افزایش جریان ترانزیستور، افزایش پیدا می کند. سرعت افزاره به افزایش جریان وابسته هست و با افزایش جریان، حرکت الکترون ها بیشتر می شود در نتیجه افزایش جریان منجر به افزایش سرعت افزاره می شود و بخاطر اینکه سرعت افزاره با تاخیرانتشاری افزاره رابطه ی عکس دارد، بنابراین با افزایش جریان افزاره، تاخیرانتشاری سلول تمام جمع کننده کاهش پیدا می کند، طبق نتایج در یک شرایط برابر از لحاظ اندازه FIN، با افزایش ارتفاع، ضخامت و تعداد FIN روند افزایشی توان مصرفی بیشتر از روند کاهش تاخیرانتشاری است. در انتها با در نظر گرفتن هر دو عامل توان و تاخیر بطور همزمان با هدف داشتن یک افزاره کم مصرف و سرعت بالا، یک مقدار حد وسط از متوسط توان مصرفی و تاخیرانتشاری تمام جمع کننده را برای تعیین مقدار بهینه اندازه FIN در نظر گرفتیم. در نتیجه برای نوع N (TFIN=HFIN=9.9nm) و نوع P (TFIN=HFIN=12nm) نانومتر و برای تعداد FIN (NFIN=1) بعنوان مقادیر بهینه پیشنهادی انتخاب می شود. مشخصات و خروجی تمام جمع کننده در حالت بهینه در مقایسه با مقاله [۸] در جدول ۴ ارائه

شده است، مشاهده می‌شود که در تمامی پارامترهای خروجی تمام جمع‌کننده شامل متوسط توان مصرفی و تاخیر انتشاری و PDP و EDP و معماری FIN در مقایسه با مقاله [۸] بهبود حاصل شده است.

جدول ۴: مقایسه نتایج این مقاله با مقاله [۸]

	نوع ترانزیستور	تعداد FIN	ضخامت و ارتفاع FIN (نانومتر)	حداکثر جریان Drain (نانو آمپر)	تأخیر انتشاری تمام جمع‌کننده (ثانیه)	متوسط توان مصرفی تمام جمع‌کننده (وات)	PDP (ژول)	EDP (ژول-ثانیه)
در مقاله [8]	N type	NFIN=1	TFIN=HFIN= 10nm	60.657 nA	1.75×10^{-9}	3.17×10^{-10}	5.54×10^{-19}	9.67×10^{-28}
	P type	NFIN=1	TFIN=HFIN= 17nm	35.957 nA				
مقادیر بهینه این مقاله	N type	NFIN=1	TFIN=HFIN= 9.9nm	61 nA	1.71×10^{-9}	0.99×10^{-10}	1.69×10^{-19}	2.89×10^{-28}
	P type	NFIN=1	TFIN=HFIN= 12nm	2.51 nA				

مراجع

- [1] I. Ferain, C. A. Colinge, and J-P Colinge, "Multi-gate Transistors as the future of classical Metal-oxide-semiconductor Field-effect Transistors." *Nature*, vol.479, pp.310-316, Nov. 2011.
- [2] M. Zhang, J. Gu, and C. H. Chang, "A Novel Hybrid Pass Logic With Static CMOS Output Drive Full-adder Cell," *IEEE International Symposium on Circuits and Systems (ISCAS)*, May 2003, pp. 317–320 .
- [3] J.-P. Colinge, "FinFETs and Other Multi-Gate Transistors," Springer, USA, 2008
- [4] J-H. Lee, "Bulk FinFETs: Design at 14 nm Node and Key Characteristics" Springer Science, vol.65, pp.33-64, 2016.
- [5] J. Whitehouse and E. John, "Leakage and delay analysis in FinFET array multiplier circuits," *IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS)*, 2014, pp. 909-912
- [6] Y. S. Chauhan et. al, "BSIM Compact MOSFET Models for SPICE Simulation," *Proceedings of the 20th International Conference Mixed Design of Integrated Circuits and Systems - MIXDES*, June 2013, pp.23-28.
- [7] S. Goel, A. Kumar and M. A. Bayoumi, "Design of Robust, Energy-Efficient Full Adders for Deep-Submicrometer Design Using Hybrid-CMOS Logic Style," in *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 14, no. 12, pp. 1309-1321, Dec. 2006.
- [8] A. B. A. Tahrimet. al, "Design and Performance Analysis of 1-Bit FinFET Full Adder Cells for Subthreshold Region at 16nm Process Technology," *Hindawi Publishing Corporation Journal of Nanomaterials*, vol.2015, 2015.
- [9] P. Jay and A. D. Darji, "Analysis of the source/drain parasitic resistance and capacitance depending on geometry of FinFET," *11th Conference on Ph.D. Research in Microelectronics and Electronics (PRIME)*, 2015, pp. 298-301.
- [10] T. Hayashida et. al, "Fin-Height Effect on Poly-Si/PVD-TiN Stacked-Gate FINFET Performance," *IEEE Transactions on Electron Devices*, vol. 59, no.3, pp. 647 - 653 , March 2012 .
- [11] M. K. Rai, V. Narendar and R. A. Mishra, "Significance of variation in various parameters on electrical characteristics of FinFET devices," *2014 Students Conference on Engineering and Systems*, 2014, pp. 1-6, [12] J.-P. Colinge, "Silicon-on-Insulator Technology: Materials to VLSI", Springer, New York USA, 2004. [13] R. Kumar et. al, "Low-Power High-Speed Double Gate 1-bit Full Adder Cell ," *Intel Journal of Electronics and Telecommunications* ,vol. 62, no. 4, pp. 329-334, 2016.

Analysis of effect of changes of FINs Architectural on FINFET Drain current and on Average Power Dissipation and Propagation Delay in the Hybrid-CMOS full adder

Teimoor Rashedzadeh¹, Seyed Mohammadali Riazi,^{*2} Najmeh Cheraghi Shirazi³

1- Electrical Engineering, Islamic Azad University, Bushehr Branch, Bushehr, Iran,
rashedzadeh@gmail.com

2*: Electrical Engineering, Islamic Azad University, Bushehr Branch, Bushehr, Iran,
coactstudent@yahoo.com

3: Electrical Engineering, Islamic Azad University, Bushehr Branch, Bushehr, Iran,
nch_shirazi@yahoo.com

ABSTRACT:

In this paper, full adder circuit with Hybrid-CMOS logic style is proposed which is a combination of pass transistors and transmission gates and N & P type transistors. For design full adder circuitry using FINFET transistors, BSIM-CMG model, Dual-gate and bulk FINFET structure using 16nm Gate length and HSPICE simulation. due to the structure and architecture of the FINFET transistors, the effect of changes in thickness and height and the number of FINs on the Drain current of the FINFET transistor and output parameters such as average power dissipation and propagation delay of the full adder cell and also the effect of changes in inputs frequency of full adder are investigated. According to the simulation results, with increasing thickness and height and the number of FINs, average power dissipation increases and propagation delay decreases, and vice versa. As well as increasing the operating frequency up, average power dissipation increases.

Keywords: FULL Adder, FINFET, Power, Delay, Drain