

# بررسی عملکرد خازن ورکتور و سلف فعال در مدار تشدید VCO های مجتمع با تکنولوژی 0.18μmCMOS

نجمه چراغی شیرازی<sup>۱</sup>، ابراهیم عبیری جهرمی<sup>۲</sup>، روزبه حمزه ئیان<sup>۳</sup>

<sup>۱</sup> باشگاه پژوهشگران جوان دانشگاه آزاد اسلامی واحد بوشهر nch\_shirazi@yahoo.com

<sup>۲</sup> دانشگاه صنعتی شیراز abiri@sutech.ac.ir

<sup>۳</sup> دانشگاه آزاد اسلامی واحد بوشهر r\_hamzehyan@yahoo.com

چکیده - با استفاده از تکنولوژی 0.18μm ترانزیستورهای CMOS یک نمونه VCO طراحی شده است. در ساختار VCO پیشنهادی، از یک سلف فعال قابل تنظیم و یک ورکتور برای تانک LC استفاده شده است. تنظیم فرکانس گسترده در این مدار توسط سلف فعال قابل تنظیم و تنظیمات ریز با واراکتور کنترل می‌گردد. VCO با ورکتور MOS در حالت انبارش دارای کمترین مصرف توان و پایین‌ترین نویز فاز در فرکانس-های آفست بزرگ می‌باشد. مزایای اعمال شده توسط ورکتورهای MOS زمانی که تکنولوژی‌های CMOS پیشرفته‌تری انتخاب شوند بخوبی افزایش می‌یابد. به دلیل عدم وجود عناصر غیر فعال، VCO کاملاً مجتمع سطح تراشه‌ای کم‌تری را در مدار اشغال می‌کند.

کلید واژه- ورکتور، سلف فعال، محدوده تنظیم فرکانس، وارونگی، نوسانگر کنترل شده با ولتاژ.

## ۱- مقدمه

برای مجتمع سازی سیستم در طراحی فرستنده گیرنده مطلوب می‌باشد.

در سیستم‌های ارتباط امروزی، VCOها اجزای سازنده اصلی برای تبدیل فرکانس می‌باشند. به دلیل بازده بالای نویز فاز، VCO های تانک LC با سلف‌های غیر فعال و ورکتورها به گستردگی در فرکانس‌های رادیویی به کار برده می‌شوند. در عمل محدوده تنظیم این نوع VCOها پایین است و آن‌ها را برای کاربردهای باند گسترده نامطلوب می‌سازد. تکنیک‌های متعددی برای افزایش محدوده تنظیم VCO تانک LC با خازن‌های سوئیچ شده [۱و۲] و سلف‌های سوئیچ شده [۳و۴] پیشنهاد شده است. با استفاده از این تکنیک‌ها محدوده تنظیم فرکانس گسترده را می‌توان بدست آورد اما مدار از افزایش قابل توجهی در سطح تراشه و پیچیدگی مکانیزم کنترل زیان می‌بیند.

## ۲- ساختار مدار پیشنهادی

مدار VCO پیشنهادی در شکل ۱ نشان داده شده است که در آن تانک LC از یک سلف فعال قابل تنظیم و یک ورکتور برای کنترل فرکانس تشکیل شده است. از سلف فعال به‌عنوان مکانیزمی برای تنظیمات گسترده فرکانس و از ورکتور برای تنظیمات ریز فرکانس استفاده می‌شود. سلف فعال قابل تنظیم شامل ترانزیستورهای  $M_1-M_6$  می‌باشد. اندوکتانس معادل سلف فعال توسط  $V_{ctrl1}$  کنترل می‌شود.

از ادوات MOS در حالت انبارش می‌توان به عنوان ورکتور استفاده کرد. همانطور که در شکل ۱ نشان داده شده است مقدار خازن موثر با  $V_{ctrl2}$  کنترل می‌شود.

برای غلبه بر این محدودیت‌ها، تنظیم فرکانس با استفاده از سلف‌های فعال انجام می‌پذیرد. VCO پیشنهادی با استفاده از تکنولوژی 0.18μm ترانزیستورهای CMOS طراحی می‌شود که

در مورد خازن PMOS، یک کانال وارونگی معکوس با حفره‌های متحرک برای  $V_{BG} > |V_T|$  به وجود می‌آید که در آن  $|V_T|$  ولتاژ آستانه ترانزیستور است. اگر  $V_{BG} \gg |V_T|$  باشد، خازن MOS در ناحیه وارونگی قوی (strong inversion) که قطعه MOS رفتار ترانزیستوری را نشان می‌دهد، کار می‌کند. از طرف دیگر در زمانی که  $V_G > V_B$  باشد، قطعه MOS وارد ناحیه انبارش (accumulation mode) می‌شود. در این ناحیه ولتاژ در فاصله هوایی بین اکسید گیت و نیمه هادی مثبت و به اندازه کافی بالاست در نتیجه اجازه حرکت آزادانه به الکترون‌ها داده می‌شود. از این رو در هر دو ناحیه وارونگی قوی و انبارش مقدار ظرفیت خازن MOS به صورت زیر به دست می‌آید:

$$C_{mos} = c_{ox} S / t_{ox} \quad (1)$$


که در آن  $S$  و  $t_{ox}$  به ترتیب سطح کانال ترانزیستور و ضخامت اکسید است.

### ۱-۱-۳- مقاومت پارازیتی

مقاومت پارازیتی مربوط به PMOS در ناحیه وارونگی قوی به صورت زیر به دست می‌آید:

$$R_{mos} = \frac{L}{12k_p W (V_{BG} - |V_T|)} \quad (2)$$


که در آن  $W$ ،  $L$  و  $k_p$  به ترتیب عرض، طول و ضریب بهره ترانزیستور PMOS است. همان‌طور که در رابطه (۲) دیده می‌شود زمانی که  $V_{BG}$  به  $|V_T|$  نزدیک می‌شود،  $R_{mos}$  افزایش می‌یابد و زمانی که  $V_{BG}$  برابر با  $|V_T|$  شود،  $R_{mos}$  نامحدود می‌گردد.



شکل ۲: مشخصات تنظیم برای یک خازن PMOS با  $B \equiv D \equiv S$  [۵]

### ۲-۱-۳- خازن MOS در حالت وارونگی و انبارش

شکل ۲ مشخصات  $C_{mos} - V_{BG}$  برای یک سیگنال خیلی



شکل ۱: طرح کلی پیشنهادی VCO

از آن جاکه ورکتور تنها به منظور تنظیمات ریز به کار می‌رود، می‌توان از آن برای تنظیم حساسیت، بدون کاهش کل محدوده تنظیم VCO استفاده کرد. زوج ترانزیستور n-MOS ای که به طور متقاطع تزویج شده‌اند ( $M_7-M_8$ ) برای فراهم کردن رسانایی منفی و جبران تلفات به کار گرفته می‌شوند. زوج ترانزیستور متقاطع به همراه سلف فعال، آرایش بایاس مدار را برای به حداقل رساندن مصرف توان به وجود می‌آورند. بافرهای درین باز  $M_{10}$  و  $M_9$  برای راه اندازی بار  $50 \Omega$  دستگاه‌های آزمایش به کار گرفته می‌شود.

### ۳- تجزیه و تحلیل مدار

#### ۱-۳- رفتار خازنی افزاره MOS


بررسی‌های انجام شده نشان می‌دهد که ضریب پایین Q وراکتور دیودی در بایاس معکوس (برای تنظیم VCO)، از لحاظ نویز فاز در محدوده تنظیم بازده قابل قبولی را ارائه نمی‌دهد. از آن جا که وراکتور دیودی خواسته‌های ما را بر آورده نمی‌کند، تحقیقات را بر روی قطعه دیگری انجام می‌دهیم. با تحقیق بر روی پروسه CMOS، یک ظرفیت خازن قابل تنظیم با ولتاژ را خواهیم داشت.

یک ترانزیستور MOS با اتصال درین، سورس و بدنه به یکدیگر، یک خازن MOS با مقدار ظرفیت خازن وابسته به ولتاژ  $V_{BG}$ ، بین بدنه و گیت را پدید می‌آورد [۵].

گرفته شود.

یک راه حل پیشنهادی استفاده از قطعه PMOS تنها در نواحی تخلیه و انبارش است. این پیشنهاد یک خازن MOS با محدوده تنظیم گسترده با مقدار مقاومت پارازیتی کمتر (خیلی کمتر) را مطابق با آنالیز بخش قبل ارائه می‌دهد.

برای دستیابی به حالت انبارش خازن MOS (که به A- MOS معروف است) باید از شکل گیری نواحی وارونگی قوی- متوسط و ضعیف جلوگیری شود، که لازمه آن توقف هر تریقی از حفره‌ها در کانال MOS است (که با حذف ناخالصی نوع  $P^+$  از قطعه MOS صورت می‌گیرد). در نتیجه ما با مدارهایی سر و کار داریم که در فرکانس‌های رادیویی کار می‌کنند و نیازی به نگرانی در مورد تولید حرارت جفت الکترون-حفره نیست. مشخصات تنظیم خازن A-MOS در مقایسه با خازن PMOS با  $B \equiv D \equiv S$  در شکل ۴ نشان داده شده است.



شکل ۴: مشخصات تنظیم برای خازن MOS در حالت انبارش [۵]


در عمل VCO با وراکتور MOS در حالت انبارش دارای کم‌ترین مصرف توان و پایین‌ترین نویز فاز در فرکانس‌های آفست بزرگ از حامل می‌باشد. مزایای اعمال شده توسط وراکتورهای MOS زمانی که تکنولوژی‌های CMOS پیشرفته‌تری انتخاب شوند، به‌خوبی افزایش می‌یابد.

### ۲-۳- شرط شروع نوسان

مدار معادل ساده شده VCO در شکل ۵ نشان داده می‌شود. برای اطمینان از شروع نوسان، رسانایی منفی زوج ترانزیستور متقاطع  $M_7$  و  $M_8$ ، باید برای جبران اتلاف تانک که بر رسانایی معادل  $G_p$  اثر می‌گذارد به‌قدر کافی بزرگ باشد. برای طراحی VCO، رسانایی منفی را سه برابر بزرگتر از مقدار مورد نیاز انتخاب می‌کنند.

$$g_{m7} \approx 3G_p = \frac{3}{2} g_{ds5} \quad (3)$$

کوچک که بر روی ولتاژ بایاس  $V_{BG}$  قرار گرفته را نشان می‌دهد. اگر سیگنال در گیت ترانزیستور بزرگ باشد (زمانی که خازن MOS در یک VCO مورد استفاده قرار می‌گیرد)، مقدار لحظه‌ای  $C_{mos}$  در طول پریود سیگنال عوض می‌شود. مقدار متوسط  $C_{mos}$  در طول پریود سیگنال تابعی از  $V_{BG}$  است، اما قابلیت تنظیم مدار به‌دلیل عدم یکنواختی  $C_{mos}$  خراب می‌شود.



شکل ۳: مشخصات تنظیم برای خازن MOS در حالت وارونگی [۵]

برای به‌دست آوردن یک تابع تقریباً یکنواخت  $C_{mos}$ ، باید اطمینان داشت که ترانزیستور در یک محدوده گسترده از  $V_G$  وارد ناحیه انبارش نشود. این یکنواختی با برداشتن اتصال بین درین-سورس و بدنه، و اتصال بدنه به بالاترین ولتاژ DC موجود در مدار (یعنی منبع تغذیه  $V_{DD}$ ) به‌دست می‌آید.

شکل ۳ مقایسه‌ای بین مشخصات  $C_{mos} - V_{SG}$  شبیه سازی شده دو خازن PMOS با اندازه یکسان (که توسط پروسه CMOS مورد استفاده قرار گرفته‌اند) را نشان می‌دهد.

همان‌طور که مشاهده می‌شود محدوده تنظیم خازن PMOS در حالتی که  $V_B = V_{DD}$  است خیلی گسترده‌تر از خازن PMOS ای است که در آن  $B \equiv D \equiv S$  باشد. در نتیجه خازن تشکیل شده تنها در نواحی وارونگی قوی، متوسط و ضعیف کار خواهد کرد و هرگز وارد ناحیه انبارش نمی‌شود (این ساختار به اختصار I-MOS نامیده می‌شود). وارونگی عمیق برای مقادیر بالاتر از  $V_{SG}$  و به‌دلیل اثر زیر لایه به‌وجود می‌آید. در این حالت و در زمانی که  $V_B > V_S$  باشد، مقدار موثر  $|V_T|$  افزایش می‌یابد.


یک محدوده تنظیم گسترده مشابه را نیز می‌توان با یک خازن NMOS و با شناور ساختن درین-سورس، و زمین کردن بدنه به‌دست آورد. از مزایای این نوع خازن مقاومت پارازیتی کمتر، نسبت به وراکتور PMOS است. حساسیت بیشتر نسبت به نویز القا شده زیر لایه از عیوب این نوع خازن می‌باشد که در نتیجه نمی‌تواند در یک چاه نوع p مجزا به‌کار

قابل تنظیم، نویز فاز یکی از موارد قابل توجه می‌باشد. نویز فاز را می‌توان با افزایش طول کانال ترانزیستورها بهبود بخشید. با این- حال خازن پارازیتی اضافی، محدوده تنظیم فرکانس و بالاترین فرکانس عملیاتی را کاهش می‌دهد. بنابراین در این طراحی، ترانزیستورهای MOS با مینیم طول کانال، برای نشان دادن محدوده تنظیم بهینه برای کاربردهای بی‌سیم چند استاندارد می‌شوند.

## ۵- شبیه سازی

### ۵-۱- ورکتور MOS


از ترانزیستور MOS به‌عنوان یک خازن متغیر با ولتاژ استفاده می‌شود. ترانزیستور MOS در زمانی که درین، سورس و بدنه به یکدیگر متصل باشند مانند یک عنصر دو سر (خازن) با ظرفیت  $C$  عمل می‌کند. از مدار شکل ۶ برای اندازه‌گیری مقدار خازن استفاده می‌کنیم.




شکل ۶: استفاده از ترانزیستور MOS به‌عنوان یک خازن متغیر با ولتاژ

$V_{bias2}$  ولتاژ کنترلی برای وراکتور می‌باشد و  $V_G$  مقدار ولتاژ DC است که پس از تحلیل DC مدار VCO از گیت ترانزیستور دیده می‌شود.

منحنی ظرفیت خازن بر اساس  $V_G$  های متفاوت و بر حسب  $V_{bias2}$  در شکل ۷ رسم شده است.



شکل ۷: منحنی ظرفیت خازن بر حسب  $V_{bias2}$  به ازای  $V_G$  های متفاوت



شکل ۵: مدل سیگنال کوچک ساده شده برای VCO با محدوده تنظیم گسترده.

بر اساس ساختار مدار سلف فعال و زوج ترانزیستور متقاطع از جریان بایاس مشابهی به‌صورت مشترک استفاده می‌کنند. بنابراین اندازه  $M_7$  و  $M_8$  را می‌توان توسط سلف فعال تعیین کرد.

### ۳-۳- محدوده تنظیم فرکانس

در طراحی VCO تنظیم فرکانس گسترده توسط سلف فعال قابل تنظیم به‌دست می‌آید در حالی که تنظیمات ریز توسط ورکتور فراهم می‌شود. هنگامی که ولتاژ کنترل شده  $V_{ctrl1}$  از سطح ولتاژ کم شروع به زیاد شدن می‌کند، اندوکتانس معادل سلف فعال افزایش و فرکانس خروجی VCO کاهش می‌یابد. با یک مکانیزم کنترلی ساده می‌توان یک محدوده تنظیم خیلی گسترده را برای طراحی VCO به‌دست آورد.

محدوده تنظیمات ریز VCO تنها توسط ورکتور تعیین می‌شود. با افزایش اندازه ورکتور یک محدوده تنظیم ریز گسترده را می‌توان به قیمت بیشینه فرکانس نوسان به‌دست آورد.

### ۴- طراحی مدار

برای اثبات مشخصات باند گسترده مدار پیشنهادی، یک نمونه کامل VCO در تکنولوژی CMOS با استاندارد  $0.18\mu\text{m}$  به‌کار گرفته می‌شود. ابتدا خازن ورکتور مورد بررسی قرار می‌گیرد. سپس طراحی بر روی پارامترهای مداری برای سلف فعال قابل تنظیم انجام می‌شود. برای داشتن حداقل اندوکتانس در بالاترین فرکانس عملیاتی، ولتاژ  $V_{ctrl1}$  باید در پایین‌ترین مقدار تنظیم شود. همان‌طور که  $V_{ctrl1}$  افزایش می‌یابد، اندوکتانس معادل افزایش و فرکانس عملیاتی VCO کاهش می‌یابد. از آن‌جا که جریان بایاس زوج ترانزیستور متقاطع در طول تنظیم فرکانس کاهش می‌یابد، پایین‌ترین فرکانس عملیاتی زمانی حاصل می‌شود که رسانایی منفی برای جبران اتلاف تانک کم باشد.

در طراحی یک VCO با باند گسترده با سلف های فعال

## ۲-۵- اندوکتانس سلف فعال

با توجه به توضیحات بیان شده در بخش ۲ در مورد مدار سلف فعال می‌توان یادآور شد که بایاس مدار سلف فعال و مدار اکتیو تولید کننده مقاومت منفی از یکدیگر مجزا نیستند. بنابراین مدار سلف فعال و مدار اکتیو را نمی‌توان به‌طور جداگانه تحلیل کرد. در نتیجه برای تحلیل هر یک از این دو مدار باید به-نحوی عمل کرد که علاوه بر آن که بایاس DC این دو مدار یکسان باشد، از نظر AC نیز از هم مجزا باشند. همان‌طور که در جدول ۲ مشاهده می‌شود با افزایش فرکانس، مقدار رسانایی مدار تشدید  $G_p$  افزایش و مقدار اندوکتانس سلف فعال  $L$  کاهش می‌یابد.

جدول ۲: تاثیر تغییرات فرکانس بر مقادیر اندوکتانس و رسانایی سلف

freq	Gp	Lfet
1.000 GHz	-25.20 m	4.593 n
2.000 GHz	-2.524 m	2.614 n
3.000 GHz	6.688 m	2.322 n
4.000 GHz	10.87 m	2.322 n
5.000 GHz	13.12 m	2.451 n

## ۳-۵- بررسی مدار تشدید

در این مرحله برای بررسی مدار تشدید بایستی رسانایی مدار تانک شامل خازن و رکتور و سلف فعال را محاسبه کرد. مقادیر ادمیتانس و رسانایی معدل مدار تشدید متشکل از سلف فعال و خازن و راکتور در جدول ۳ آورده شده است.

جدول ۳: مقادیر ادمیتانس و مقاومت معادل تانک LC


freq	G_res	admittans
2.840 GHz	7.008 m	-3.211 m

## ۴-۵- بررسی مدار فعال


برای به‌دست آوردن مقدار مقاومت منفی مربوط به زوج ترانزیستورهای متقاطع باید به نحوی عمل کرد تا علاوه بر آن که بایاس DC این دو مدار یکسان باشد، از نظر AC از هم مجزا باشند. زوج ترانزیستور متقاطع که دارای مقدار  $G_m$  منفی باشند، به‌عنوان جبران‌ساز تلفات یک اسیلاتور عمل می‌کنند و شرط نوسان آن است که مقدار  $G_m$  این زوج ترانزیستور از مقدار رسانایی  $G_p$  مربوط به تانک LC بیشتر باشد. در شکل ۱۰ مقدار رسانایی مدار تشدید  $G_p$  و رسانایی مدار فعال  $G_m$  مقایسه شده است. همان‌طور که در شکل ۱۰ مشاهده می‌شود شرایط نوسان تا حدود فرکانس 3GHz برقرار می‌باشد. یعنی مدار تا این فرکانس نوسان خواهد داشت. در شکل ۱۰ منحنی

با توجه به شکل ۷، با تغییر اختلاف ولتاژ بین گیت و درین-سورس-بدنه، مقدار خازن افزایش می‌یابد.

می‌توان با ثابت نگه داشتن مقادیر ولتاژ  $V_G$  و  $V_{bias2}$  و با تغییر مقدار  $W$  یا  $L$  شبیه‌سازی را تکرار کرده و تاثیر آن را بر ظرفیت خازن مشاهده کرد. همان‌طور که در شکل ۸ مشاهده می‌شود با افزایش مقدار  $W$  ظرفیت خازن به‌صورت خطی افزایش می‌یابد. اثر تغییرات  $L$  بر ظرفیت خازن در شکل ۹ رسم شده است.



شکل ۸: تاثیر تغییرات  $W$  بر ظرفیت خازن.



شکل ۹: تاثیر تغییرات  $L$  بر ظرفیت خازن.

برای مشاهده پایداری خازن در فرکانس‌های مختلف آن را مورد بررسی قرار می‌دهیم. همان‌طور که در جدول ۱ مشاهده می‌شود، با افزایش فرکانس مقدار خازن به‌میزان ناچیزی کاهش می‌یابد. این بدین مفهوم می‌باشد که تغییر فرکانس خروجی مدار VCO بر روی ظرفیت خازن تاثیر چندانی ندارد. به عبارت دیگر حساسیت خازن نسبت به تغییرات فرکانس کم است.

جدول ۱: تاثیر تغییرات فرکانس بر ظرفیت خازن


freq	C_FET1
1.000 GHz	1.167 p
2.000 GHz	1.167 p
3.000 GHz	1.167 p
4.000 GHz	1.166 p
5.000 GHz	1.166 p

تنظیم گسترده در فرکانس‌های رادیویی و با استفاده از تکنولوژی CMOS  $0.18\mu\text{m}$  ارائه شد و یک نمونه کامل VCO با این تکنولوژی طراحی شد. این طرح محدوده تنظیم فرکانسی گسترده‌ای را ارائه می‌دهد. کاربرد این مدار برای اجرای فرستنده گیرنده‌های RF کاملاً مجتمع مناسب می‌باشد.

### مراجع

- [1] A. D. Berny, A. M. Niknejad, and R. G. Meyer, "A 1.8-GHz LC VCO with 1.3-GHz tuning range and digital amplitude calibration," *IEEE J. Solid-State Circuits*, vol. 40, no. 4, pp. 909–917, Apr. 2005.
- [2] —, "A wideband low-phase-noise CMOS VCO," in *IEEE Custom Integr. Circuits Conf.*, Sep. 2003, pp. 555–558.
- [3] F. Herzel, H. Erzgraber, and N. Ilkov, "A new approach to fully integrated CMOS LC-oscillators with a very large tuning range," in *IEEE Custom Integr. Circuits Conf.*, May 2000, pp. 573–576.
- [4] Z. Li and K. K. O, "A 1-V low phase noise multi-band CMOS voltage controlled oscillator with switched inductors and capacitors," in *IEEE Radio Freq. Integr. Circuits Symp. Dig.*, Jun. 2004, pp. 467–470.
- [5] Pietro Andreani and Sven mattisson, "On the Use of MOS Varactors in RF VCO's," *IEEE journal of solid-state circuits*, vol. 35, no. 6, June 2000.

خط چین مربوط به رسانایی مدار تشدید و منحنی خط تیره مربوط به رسانایی مدار فعال است.



شکل ۱۰: مقایسه بین مقدار  $G_m$  مربوط به مدار فعال (خط تیره) و مقدار  $G_p$  مدار تشدید (خط چین)

### ۶- نتیجه‌گیری

یک مدل VCO با استفاده از سلف فعال مورد بررسی و شبیه‌سازی قرار گرفت. در این طرح با استفاده از یک سلف فعال قابل تنظیم و یک ورنکتور برای تانک LC، یک VCO با محدوده