https://doi.org/10.30495/jce.2023.1988196.1208

Vol. 14/ No. 53/Autumn2024

Research Article

Low-Power and Reliable Approximate Subtractors for Image Processing Applications

Fatemeh Pooladi, Ph.D. Student 1 🖲 | Farshad Pesaran, Assistant Professor 2* 💿 | Nabiollah Shiri, Assistant Professor 3 💿

¹Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, Fatemehpoladi353@gmail.com

²Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, farshad.pesaran@iau.ac.ir

³Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, na.shiri@iau.ac.ir

Correspondence Farshad Pesaran, Assistant Professor, Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran farshad.pesaran@iau.ac.ir

Received: 10 June 2023 **Revised:** 29 June 2023 **Accepted:** 12 July 2023

Abstract

In this paper, two new approximate subtractors are presented. The proposed circuits are implemented based on gate diffusion input (GDI) and dynamic threshold (DT) techniques and are named Proposed-1 and Proposed-2. The Proposed-1 subtractor has 10 transistors, while Proposed-2 has 12 transistors. Subtractors are implemented by 32 nm carbon nanotube field effect transistor (CNTFET) technology. Various studies have been performed and show the high efficiency and performance of the circuits in different conditions without reducing their output voltage, which is caused by the use of DT in their implementation. The proposed circuits use XOR and NOT gates, both of which have 4 out of 8 error states. The presented subtractors can be implemented in an unsigned non-recovery divider with different structures including vertical, horizontal, square and triangular, etc., and finally, they can be used in image processing applications to detect the difference between two images, either medical or standard images. The simulation results show the better performance of the proposed circuits, Proposed-1 and Proposed-2 save PDP of 88.36% and 83.25%, respectively.

Keywords: Approximate Computing, Subtractor, GDI technique, CNTFET

Highlights

- Using of approximate computing and GDI technique to reduce power consumption
- Integration of DT technique and CNTFET technology to solve problems of GDI gates
- Design of low-power and small-area approximate subtractors due to the use of only 10 and 12 transistors

Citation: F. Pooladi, F. Pesaran, and N. Shiri, "Low-Power and Reliable Approximate Subtractors for Image Processing Applications," *Journal of Southern Communication Engineering*, vol. 14, no. 53, pp. 53–66, 2024, doi: 10.30495/jce.2023.1988196.1208, [in Persian].

مقاله پژوهشی

تفریق کننده های تقریبی کم مصرف و قابل اعتماد برای کاربردهای پردازش تصویر

فاطمه پولادی 🕛 | فرشاد پسران* 💬 | نبی اله شیری 🕫

اگروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاهآزاد اسلامی، شیراز،ایران، Fatemehpoladi353@gmail.com ^۲گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز،ایران ، Farshad.pesaran@ian.ac.ir ^۳گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز،ایران ، Na.shiri@iau.ac.ir نويسنده مسئول *فرشاد پسران، استادیار، گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران ، Farshad.pesaran@ian.ac.ir تاریخ دریافت: ۲۰ خرداد ۱٤۰۲ تاریخ بازنگری: ۸تیر ۱٤۰۲ تاریخ پذیرش: ۲۱ تیر ۱٤۰۲

چکىدە: در این مقاله، دو تفریق کننده تقریبی جدید ارائه شده است. مدارهای پیشنهادی براساس تکنیکهای ورودی انتشار گیت (GDI) و آستانه دینامیکی (DT) پیادهسازی شدهاند و مدار پیشنهادی ۱ و مدارپیشنهادی ۲ نام گذاری شدهاند. تفریق کننده پیشنهادی ۱ دارای ۱۰ ترانزیستور است، در حالی که مدارییشنهادی ۲ دارای ۱۲ ترانزیستور است. تفریق کنندهها توسط فناوری ترانزیستور اثر میدانی نانولوله کربنی ۳۲ نانومتری (CNTFET) پیادهسازی می شوند. مطالعات مختلفی انجام شده و نشان دهنده راندمان و عملكرد بالاى مدارها در شرايط مختلف بدون كاهش ولتاژ خروجي آنهاست که ناشی از استفاده از DT در اجرای آنها میباشد. مدارهای پیشنهادی از گیتهای XOR و NOT استفاده می کنند که هر دو دارای ۴ حالت از ۸ حالت خطا هستند. تفریق کنندههای ارائه شده را می توان در یک تقسیم-کننده بدونعلامت با ساختارهای مختلف اعم از عمودی، افقی، مربع و مثلثی و غیره پیادهسازی کرد و درنهایت میتوان از آنها در برنامههای پردازش تصویر برای تشخیص تفاوت بین دو تصویر اعم از پزشکی یا پزشکی استفاده کرد. تصاویر استاندارد نتایج شبیهسازی عملکرد بهتر مدارهای پیشنهادی، مدارپیشنهادی ۱ و مدارپیشنهادی ۲ را به ترتیب ۸۸/۳۶٪ و ۸۳/۲۵٪ صرفهجویی در PDP نشان میدهد.

کلید واژهها: محاسباتتقریبی، تفریق، تکنیک دروازه ورودی انتشار ، ترانزیستورهای اثر میدانی نانولوله کربنی

https://doi.org/10.30495/jce.2023.1988196.1208

۱–مقدمه

محاسبات تقریبی(AC)^۱ بهعنوان یک تکنیک نوظهور است که میتواند برای طراحی مدارها و سیستمهای کم مصرف استفاده شود. برای بسیاری از مدارهای محاسباتی تقریبی پیشنهادی، درک یک روش طراحی یا تقریب مهم است. خواص جمع کنندههای کامل^۲ (FAs)، ضرب کنندهها^۳، و تقسیم کنندههای ^۴تقریبی برای عملکرد بهتر بهینه شدهاند. محاسبات تقریبی عمدتاً برای مدارهای حسابی مانند جمع، تفریق، فرب و تقسیم کنندههای ^۴تقریبی برای عملکرد بهتر بهینه شدهاند. محاسبات تقریبی عمدتاً برای مدارهای حسابی از مارک یا تقریب مهم است. خواص جمع کننده مای کامل^۲ (FAs)، ضرب کنندهها^۳، و تقسیم کنندههای ^۴تقریبی برای عملکرد بهتر بهینه شدهاند. محاسبات تقریبی عمدتاً برای مدارهای حسابی مانند جمع، تفریق، فرب و تقسیم مناسب هستند [۱]. در مقایسه با جمع و ضرب، تفریق و تقسیم کمتر مورد توجه قرار گرفته است [۲]. ازمدارهای محاسباتی میتوان در پردازش تصویر، افزایش وضوح، فشردهسازی و ضرب ارزیابی می شوند. علاوه بر این، مدارهای در پردازش مویر و مور بر از یابی

- ²Full adders (FA)
- ³ Multiplier
- ⁴dividers

¹ Approximate Computing (AC)

	Table 1: Comparison of appro	oximate subtractors
Name	Difference (D)	Borrow (B _{out})
AXSC1 [۶]	$(X \oplus Y) \oplus B_{in}$	$\overline{(X \oplus Y)}.B_{in} + \overline{X}Y$
AXSC2 [۶]	$X \oplus Y \oplus B_{in}$	D or B_{out}
AXSC3 [۶]	B_{out}	$\overline{(X \oplus Y)}.B_{in} + \overline{X}Y$
AXS1 [17]	$\overline{B}_{in}(X+Y) + XY$	Y
AXS2 [17]	$B_{in}(X+\overline{Y})+X\overline{Y}$	B_{in}
AXS3 [17]	$B_{in}(X+Y) + XY$	\overline{X}
ICS1 [٣]	B_{out}	$\overline{X} + YB_{in}$
ICS2 [٣]	B_{out}	$Y + \overline{X}B_{in}$
ICS3 [٣]	B_{out}	$B_{in} + \overline{X}Y$
Apps [17]	$X \oplus Y$	$B_{in}(\overline{X\oplus Y})+Y(X\oplus Y)$
SAPSC1 [14]	$B_{out} + X \overline{YB}_{in}$	$\overline{X}(Y+B_{in})+YB_{in}$
SAPSC2 [14]	B_{out}	$\overline{X}(Y+B_{in})+YB_{in}$
SAPSC3 [14]	B_{out}	$\overline{X} + YB_{in}$
SAPSC4 [14]	$X + (Y \oplus B_{in})$	Y
SAPSC5 [1F]	$\overline{X} + YB_{in}$	Y
SAPSC6 [14]	X + Y	Y

جدول ۱: مقایسه تفریق کننده های تقریبی

مدار تفریق کننده ((FS) کامل عملیات تفریق سه ورودی را انجام میدهد و دو خروجی تولید می کند. ورودیهای مدار X، Y، B_{in} و T^۲ هستند که D نشان دهنده اختلاف بین X و Y است و B_{in} بیت قرض است. خروجی مدارها تفاوت و B_{out} است. مهمترین کاربرد تفریق کننده در طراحی تقسیم کنندهها است و تقسیم کنندهها در پردازش تصویر برای تقسیم بندی پیکسل، تشخیص تغییر و حذف پسزمینه استفاده میشوند [۳، ۴]. در [۵] چندین طرح تفریق کننده تقریبی برای جایگزینی تفریق کنندههای دقیق در تقسیم کننده های بازیابی وغیر بازیابی کننده کم توان طراحی شده است. یک تقسیم کننده احیا کننده کم توان با استفاده از یک سلول تقریبی تقریبی [۶] طراحی شد. برای رفع برخی از اشکالات اصلی مدارهای تفریق کننده دقیق، طراحان مدارهای تقریبی را طراحی کردهاند. در عملکرد یک تفریق، دقت Bout ، AXSC به طور کلی با اهمیت تراز D است. بنابراین، در طراحی Bout ، AXSC بدون تغییر است [۶]. تاخیر را میتوان با ترکیب D و Bout کاهش داد. عمق جایگزینی d برای نشان دادن تعداد AXSC های جایگزین شده به جای EXSC s است. البته هر چه عمق بیت تقریبی در یک ساختار آبشاری بیشتر باشد، احتمال خطا بیشتر است. در [۷] سلولهای تفریق کننده ارائه شدهاند که جایگزین سلول تفریق کننده دقیق در تقسیم کننده می شوند که انرژی را كاهش مىدهد. تقسيمكننده تقريبي تركيبي با تركيب يك تقسيمكننده لگاريتمي تقريبي با يك تقسيمكننده بازيابي طراحي شده است [۸]. این مقاله یک کمپرسور تقریبی جدید ۴:۲ با ۱۲ ترانزیستور را معرفی می کند. اجرای این کمپرسور با استفاده از فناوری ترانزیستور اثر میدانی نانولوله کربنی ۱۶ نانومتری (CNTFET) حداقل مساحت را به همراه دارد[۹]. FA و کمیرسورها هستههای اصلی آیسیها مانند ضربکنندهها، تفریقکنندهها و فیلترهای دیجیتال هستند و به دلیل میزان بالای مصرف انرژی شناخته شدهاند [۱۰–۱۱]. در این مقاله دو مدار تفریق کننده جدید ارائه و تحلیل شده است. بهطور کلی در مورد مدارهای تفریق کننده تقریبی، صرفنظر از ساختار فیزیکی آنها، این مدارها را می توان به دو گروه تقسیم کرد: برخی مدارها دارای خطای کم و برخی دارای خطای زیاد هستند. مدارها در جدول ۱ مقایسه شده اند. در [۶] تفریق کنندههای AXSC1-AXSC3 ارائه شدهاند که با استفاده از تکنیک CMOS و TG پیادهسازی شدهاند. از این سه مدار، در AXSC1 و AXSC3، خروجی Bout دقیق

¹ Full subtractor (FS)

² Diffrence (D_{iff})

است، درحالی که خروجی D دارای خطا است. برخلاف دو مدار قبلی، در Bout AXSC2 مدر Bout ، AXSC2 با یک خروجی تقریبی. مورد بررسی را نشان می دهد. در Bout = Diff ، AXSC2 یا Bout = Bout یا درحالی که در AXSC3 که در D = Bout ، AXSC3 که دارای طبق جدول ۲، AppS دارای ۴ خطا از ۸ خطا است، بقیه طرحها دارای دو خطا هستند، بهجز سه مورد ICSI-ICS3 که دارای یک خطا هستند، اگرچه این سه مدار خطای کمتری نسبت به بقیه طرحها دارند. پیچیده تر هستند. بنابراین عملکرد این مدارها توان بالا و تاخیر زیاد در سطح ترانزیستور را نشان می دهد. سه طرح از SASS-AXSC3 [۲] شامل OCC مبتنیبر CMOS است. DGC مسیرهای بین Up و GND و همچنین گرههای داخلی را افزایش می دهد که به معنای افزایش توان استاتیک است. اول بالا و تاخیر زیاد در سطح ترانزیستور را نشان می دهد. سه طرح از AXSS دارای ۲ حالت خطا از ۸ حالت است. بنابراین است. DGC مسیرهای بین Up و GND و همچنین گرههای داخلی را افزایش می دهد که به معنای افزایش توان استاتیک است. اکثر این مدارها تعداد خطاهای بالایی دارند. این مدارها دارای چند اینور تر با استفاده از DGC در ساختار خود هستند که باعث افزایش مساحت این مدارها شده است. مدار PGS (۳) یکی از ساده ترین مدارهایی است که دارای ROS و مالتی پلکسر (MUX) در ساختار خود است، Bout می دول و D تقریبی با ۴ خطا است. این مدار شامل ADS و مالتی پلکسر (MUX) در ساختار خود است، Bout آن دقیق و D تقریبی با ۴ خطا است. این مدار شامل ADS و مالتی پلکسر (MUX) در ساختار خود است، Bout آن دقیق و D تقریبی با ۴ خطا است. این مدار شامل ADS و SOM معمولی با تکنیک (SASS) مو کدام دارای ۲۱ ترانزیستور و ۴ ترانزیستور به عنوان اینورتر است که عداد ترانزیستورها را افزایش داده است. یکی از تحقیقاتی که اخیراً در مورد مدارهای تفریق کنده تقریبی منتشر شده است. این مدار افزایش داده است. مری در مدان در معاده شده است و برایز ساس، ۶ مدار مبتنیبر SASS از SASS در آن از تکنیک تفریق کنده-

بیشترین تعداد ترانزیستور، ۲۴، به عنوان مبنای سادهسازی درنظر کرفته شده است. SAPSC2 تا SAPSC6 تعداد بسیار کمتری ترانزیستور دارند که بهترتیب برابر با ۲۶، ۱۴، ۱۴، ۱۴ و ۶ می باشد. نکته قابل توجه در برخی از این طرحها ضریب خطای بالای آن است. بهعنوان مثال SAPSC5 و SAPSC6 دارای ۵ و ۴ خطا در خود هستند. نکته قابل توجه در برخی از این طرحها میزان خطای بالای آن است.



شکل ۱. طرحهای تفریق کنندههای تقریبی ICS1-ICS3، [۶] AXS1-AXS3 [۶] AXS1-AXS3 [۶] و AXS1-AXS3 [۶] و AXS1-AXS3 [۶] Figure 1. Schemes of approximate subtractors of ICS1-ICS3 [3], AXSC1-AXSC3 [6], AXS1-AXS3 [12], and APP [13] and SAPSC3-SAPSC4 [14].

¹ Complementary Metal-Oxide Semiconductor (CMOS)

	EXACT	AXSC1	AXSC2	AXSC3	ICS1	ICS2	ICS3	Apps	AXS1	AXS2	AXS3	SAPSC3	SAPSC4	Proposed-1	Proposed-2
XYB _{in}	$\mathbf{B}_{\mathrm{out}}\mathbf{D}_{\mathrm{iff}}$	$\mathbf{B}_{out}\mathbf{D}_{iff}$	$\mathbf{B}_{\mathrm{out}}\mathbf{D}_{\mathrm{iff}}$	$\mathbf{B}_{\mathrm{out}}\mathbf{D}_{\mathrm{iff}}$	$\mathbf{B}_{out}\mathbf{D}_{iff}$	$\mathbf{B}_{\mathrm{out}}\mathbf{D}_{\mathrm{iff}}$	$\mathbf{B}_{\mathrm{out}}\mathbf{D}_{\mathrm{iff}}$	$\mathbf{B}_{\mathrm{out}}\mathbf{D}_{\mathrm{iff}}$	B _{out} D _{iff}	$\mathbf{B}_{\mathrm{out}}\mathbf{D}_{\mathrm{iff}}$	BoutD	BoutD	BoutD	Bout D	Bout D
•••	••	••		••	11	••	••	••	••	••	11	11	••	11	11
••1	11	11	11	11	11	11	11	۱٠	••	11	11	11	•1	11	11
•1•	11	11	11	11	11	11	11	11	••	••	11	11	11	11	11
•11	۱۰	11	••	11	۱۰	۱۰	۱۰	11	۱۰	۱۰	۱۰	11	۱۰	11	11
۱۰۰	•1	٠١	11	••	•1	٠١	•1	•1	٠١	•1	•1	••	•1	۱۰	۱۰
1-1	••	•1		••	••	٠١	11	•1		11		••	•1	1+	11
11.	••	••	••	••	••	11	••		11	••	••	••	11	•1	•1
)))	11	11	11	11	11	11	11	۱٠	11	11	••	11	11	11	11
ER		٠/٢۵	٠/٢۵	۰/۲۵	./120	./120	٠/١٢٥	•/۵	۰/۲۵	٠/٢۵	۰/۲۵	۰/۳۷۵	۰/۳۷۵	۰/۵	۰/۵
NMED		•/•***	•/•***	•/•٨٣٣	•/•۴1۶	•/•۴1۶	•/•۴1۶	•/1999	•/•٨٣٣	•/•٨٣٣	•/•٨٣٣	٠/١٢٥	۰/۱۲۵	•/1888	•/1888
MRED		•/1840	۰/۳۷۵	•/1840	۰/۳۷۵	۰/۳۷۵	۰/۳۷۵	•/٢٧•٨	٠/٢۵	٠/٢۵	٠/٢۵	۰/۳۱۲۵	•/٣٣٣٣	•/4340	•/4270

جدول ۲ :جدول درستی تفریق کنندههای تقریبی. able 2: A courses table of approximate subtractors

* اعداد آبی بدترین نتایج هستند.

بهعنوان مثال، SAPSC5 و SAPSC5 بهترتیب ۵ و ۴ خطا در خروجیهای خود دارند که نمیتوان آنها را گزینههای مناسبی برای استفاده در برنامههای کاربردی مقاوم به خطا اما حساس مانند پردازش تصویر بایو دیجیتال درنظر گرفت. توجه داشته باشید که SAPSC6 بدون استفاده از ورودی Bin طراحی شده است، بنابراین زمانی که در ساختارهای مختلف مبتنی بر ریپل کری مانند تقسیمکنندهها تعبیه میشود، مشکلات متفاوتی مشاهده میشود. همچنین SAPSC2 با وجود داشتن ۳ خطا در خروجیهای خود و استفاده از ۲۶ ترانزیستور و تعداد اینورترهای تعبیه شده در ورودی و خروجی، در ارزیابیهای اولیه عملکرد خروجیهای خود و استفاده از ۲۶ ترانزیستور و تعداد اینورترهای تعبیه شده در ورودی و خروجی، در ارزیابیهای اولیه عملکرد خروجیهای خود و استفاده از ۲۶ ترانزیستور و تعداد اینورترهای تعبیه شده در ورودی و خروجی، در ارزیابیهای اولیه عملکرد مقایسه با مدارهای دیگر درنظر گرفت. صنعت نیمههادی برای کاهش مقیاس مدارهای مجتمع با چالشهای زیادی مواجه است. ترانزیستورهای مبتنیبر نانولولههای کربنی به دلیل ابعاد بسیار کوچک، سرعت بالا و مصرف انرژی کم و همچنین عملکرد مشابه با CMOS3، توجه طراحان مدارهای منطقی و سیستم های دیجیتال را به خود جلب کردهاند. بنابراین در این مقاله از فناوری – در CNTFE73 نانومتری برای بررسی مدارها استفاده شده است. ارزیابیخطا در مدارهای تقریبی انجام میشود، پارامترهای اصلی مطابق با [10]

$$ER = \frac{Total \ Number \ of \ Errors \ at \ Output}{(1)}$$

$$NMED = \frac{\frac{1}{n} (\sum_{i=1}^{n} |Exact_{output_i} - Approximate_{output_i}|)}{Exact_{Max_{max}}}$$
(Y)

$$MRED = \frac{1}{n} \frac{\left(\sum_{i=1}^{n} \left| Exact_{output_i} - Approximate_{output_i} \right|\right)}{Exact_{out_i}}$$
(7)

از طرحهای علامت گذاری شده، مقادیر ER و NMED برنامهها به تر تیب ۰/۵ و ۰/۱۶۶۶ هستند که از سایر طرحها بالاتر هستند. AXSC2 و ICS دو فاصله خطا دارند [۲±| و بالاترین مقدار MRED با ۰/۳۷۵ و [۳-|، بنابراین AXSC2 و ICS بالاترین حساسیت را از نظر دقت خروجی دارند. محاسبات تقریبی به عنوان یک رویکرد جدید در طراحی کارآمد انرژی و هم چنین افزایش

n

¹ Carbon Nanotube Field-Effect Transistor (CNTFETs)

² Error Rate (ER)

³ Normalized Average Error Interval (NMED)

⁴ Average Relative Error Interval (MRED)

عملکرد یک سیستم محاسباتی با کاهش محدودیت در دقت پدیدار شده است [۱۹]. در این مقاله، مدارهای محاسباتی تقریبی در مقیاس نانو برای کاربردهای تشخیص تغییر طراحی شده است. سازماندهی مقاله بدین شرح است: بخش ۲ جزئیات کاملی در مورد مدارهای پیشنهادی ارائه میدهد. نتایج شبیهسازی در بخش ۳ بیان شده است. و درنهایت، بخش ۴ نتیجه گیری مقاله میباشد.

GDI - تفریق کننده های تقریبی پیشنهادی مبتنی بر-

دو تفریق کننده کامل تقریبی برای دستیابی به سادگی بهعنوان یکی از اصول اصلی مدارهای مبتنی بر تقریب پیشنهاد شده است. بلوک دیاگرام این مدارها در شکل ۲-الف و ۲-ب نشان داده شده است و بهترتیب مدارپیشنهادی ۱ و مدارپیشنهادی ۲ نامگذاری شدهاند. علاوه بر این، سطح ترانزیستور مدارپیشنهادی ۱ و مدارپیشنهادی ۲ بهترتیب در شکل ۲ (ج) و (د) نشان داده شده است. مدارپیشنهادی ۱ و مدارپیشنهادی ۲ به دلیل داشتن ۴ خطا در خروجی مشابه مدار APP بهعنوان مدارهایی با تعداد خطاهای بالا طبقه بندی می شوند [۱۳]. شباهت هر مدار پیشنهادی استفاده از تکنیک GDI است و روابط آنها بهترتیب در (۴)-(۵) آورده شده است. تکنیک GDI به دلیل مزایای آن مانند کاهش سطح، کاهش پیچیدگی و تعداد کمی ترانزیستور استفاده می شود [۲۰،

$$Proposed-1 = \begin{cases} D_{iff} = (\bar{X} + \bar{Y}) + B_{in} \\ B = \bar{X} + Y \end{cases}$$
(*)

$$\begin{bmatrix} D_{out} - \overline{X} + \overline{Y} \\ D_{out} = (\overline{X} + \overline{Y}) + B_{in} \end{bmatrix}$$

Proposed-2=
$$\begin{cases} B_{iif} & (X+Y) + B_{iii} \\ B_{mr} = (\bar{X}+Y) + B_{iii} \end{cases}$$

با توجه به جدول ۲، مداریبشنهادی ۱ و مدارپیشنهادی ۲ دارای ۴ خطا هستند، این خروجیها زمانی نادرست هستند که (Tor) (T

در جدول ۳ مشخصات طرحهای ارائه شده و مراجع ارائه شده است. اکثر مدارها با تکنیک CMOS هستند، به جز -AXSC1 در جدول ۳ مشخصات طرحهای ارائه شده و مراجع ارائه شده است. اکثر مدارها با تکنیک CMOS هستند، به جز -AXSC3 که بر اساس تکنیک TG^۳ و CMOS پیادهسازی شدهاند. ضمناً ساختار این مدارها در سطح گیت و ترانزیستور نیز در جدول ۳ ذکر شده است که تأثیر بسزایی در افزایش مساحت مدارها دارد. همچنین می توان دید که ICS1-ICS3 دارای بیشترین تعداد ترانزیستور است که تأثیر بسزایی در افزایش مساحت مدارها دارد. همچنین می توان دید که ICS1-ICS3 دارای بیشترین تعداد ترانزیستور است که باعث افزایش مساحت میشود. با این حال، مدارهای پیشنهادی دارای مساحت مناسبی هستند. یکی تعداد ترانزیستور است که باعث افزایش مساحت میشود. با این حال، مدارهای پیشنهادی دارای مساحت مناسبی هستند. یکی تعداد ترانزیستور است که باعث افزایش مساحت میشود. با این حال، مدارهای پیشنهادی دارای مساحت مناسبی هستند. یکی تعداد ترانزیستور است که باعث افزایش مساحت میشود. با این حال، مدارهای پیشنهادی دارای مساحت مناسبی هستند. یکی تعداد ترانزیستور است که باعث افزایش مساحت میشود. با این حال، مدارهای پیشنهادی دارای مساحت مناسبی هستند. یکی تعداد ترانزیستور است که باعث افزایش مساحت میشود. با این حال، مدارهای پیشنهادی دارای مساحت مناسبی هستند. یکی تعداد ترانزیستور این مقاله این است که از حداقل تعداد اینورتر در ساختار خود استفاده می کنند. اگرچه برخی از این طرحها مانند SAPSC6 تنها دارای ۶ ترانزیستور هستند، اما این طرح بدون در نظر گرفتن ورودی آ

(۵)

¹ Gate Diffusion Input (GDI)

² Dynamic Threshold (DT)

³ Tap Gate (TG)

می شود و می تواند جاسازی آن را در تقسیم کننده هایی که در قسمت های بعدی مقاله ارائه می شود، چالش برانگیز کند. با این وجود مهمترین عیب این نوع مدارها به افزایش تعداد اینورترها در ورودی و خروجی آنها نسبت داده می شود که مهمترین عامل در افزایش مصرف برق اعم از استاتیکی و دینامیکی می باشد. با این حال، مدارهای پیشنهادی با مصرف مساحت مناسب از نظر تعداد ترانزیستور و استفاده از تکنیک GDI دارای ویژگی های قابل توجهی هستند. یکی از ویژگی های قابل توجه مدارهای پیشنهادی با مصرف مساحت مناسب از نظر پیشنهادی با مصرف مساحت مناسب از نظر پیشنهادی با مصرف مساحت مناسب از نظر پیشنهادی به حمول و استفاده از تکنیک GDI دارای ویژگی های قابل توجهی هستند. یکی از ویژگی های قابل توجه مدارهای پیشنهادی به حمول و پیشنهادی به مصرف مساحت مناسب از پیشنهادی به مصرف مساحت مناسب از پیشنهادی به مصرف مساحت مناسب از پیشنهادی به مصرف مساحت می می به محرف می به مصرف مساحت مناسب از پیشنهادی به مصرف مساحت مناسب از پیشر محرا و استفاده از تکنیک GDI دارای ویژگی های قابل توجهی هستند. یکی از ویژگی های قابل توجه مدارهای پیشنهادی به حمول می به مصرف مدار می به مصرف مداره مداره می به مصرف مداره می به مصرف مداره مداره می به محرا می به مصرف می به مصرف مداره مداره مداره مداره مداره می به محرا می به مصرف مداره از تکنیک GDI دارای و پر می به مداره مداره می به مداره می به مداره مداره مداره مداره مداره مداره می به مدانه می مداره مداره مداره می به مدانه می به مدانه مداره می به مدانه می به مدانه می مدانه مداره مدانه مداره مداره مدانه می به مدانه مداند.



شکل ۲.(الف وب) بلوک دیاگرام مدارهای پیشنهادی-۱ و پیشنهادی-۲ (ج و د) شماتیکهای ترانزیستوری. Figure 2. (a web) block diagram of suggested circuits-1 and suggested-2 (c and d) transistor schematics.



Figure 3. The output waveform of the proposed circuits

Table 3: Comparison of specifications between approximate subtractors								
Name	Tran. Count	Nu. of Errors	Technique	Tran. Level	Gate Level (VHDL)	Using Inverter at In/Out	Total Number of Inverter at In/Out	
AXSC1 [۲]	٨	٢	TG	YES	NO	Yes/No	١	
AXSC2 [۲]	٨	٢	TG	YES	NO	Yes/No	٢	
AXSC3 [۲]	١٢	٢	TG	YES	NO	Yes/No	٢	
AXS1 [4]	14	٢	CMOS	YES	NO	Yes/Yes	٢	
AXS2 [4]	14	٢	CMOS	YES	NO	Yes/Yes	٢	
AXS3 [4]	١٢	٢	CMOS	YES	NO	Yes/Yes	٢	
ICS1 ["]	۲۸	١	CMOS	YES	NO	Yes/Yes	٣	
ICS2 [^r]	۲۸	١	CMOS	YES	NO	Yes/Yes	٣	
ICS3 [^r]	۲۸	١	CMOS	YES	NO	Yes/Yes	٣	
Apps [۱۰]	۲۲	۴	CMOS	NO	YES	Yes/Yes	٣	
SAPSC1	44	١	CMOS	NO	YES	Yes/Yes	۵	
[\\] SAPSC2	78	٢	CMOS	NO	YES	Yes/Yes	٢	
SAPSC3	14	٣	CMOS	NO	YES	Yes/Yes	٢	
SAPSC4	١٨	٣	CMOS	NO	YES	Yes/Yes	٣	
SAPSC5	١۴	۵	CMOS	NO	YES	Yes/Yes	٢	
SAPSC6	٦(No B _{in})	۴	CMOS	NO	YES	No/Yes	١	
Proposed-1	١.	۴	GDI	Yes	No	Yes/No	٢	
Proposed-2	١٢	۴	GDI	Yes	No	Yes/No	٢	

جدول ۳: مقایسه مشخصات بین تفریق کننده های تقریبی

۳-نتایج شبیهسازی

در این مقاله از مدل فشرده سازگار با SPICE ۳۲ نانومتری استفاده شده است [۱۵]. همچنین از ابزار -SPICE-H ملتفور برای شبیهسازی استفاده شده است. CNFETs Verilog-A Model v. 2.1.1 با 2013.03-SP2 64-BIT دانشگاه استنفورد برای شبیهسازی استفاده شده است. پارامترهای شبیهسازی فناوری مطابق با [۱۵] میباشد. برای شرایط ثابت شبیهسازی، بردار کایرالیتی و تیوب بهترتیب به صورت (۰، ۳۸) و ۱۰ برای هر ترانزیستور تنظیم میشوند. در این حالت، DCNT=2.97 نانومتر و ۲۸ برابر ۲۰۱۴ ولت میباشد. برای ارائه یک مقایسه منصفانه بین تمام مدارهای پیشنهادی و مرجع، پارامترهای شبیهسازی مطابق [۱۵] در نظر گرفته میشوند. میانگین مصرف برق از ۲۰۱۱ نانوثانیه تا دو دوره تحت فرکانس کاری ۵۰۰ مگاهرتز برای هر دو شبیهسازی مونتکارلو و قابلیت بارگزاری محاسبه میشود. همچنین تمامی مسیرهای موجود از ورودی تا خروجی درنظر گرفته شده و بدترین نتایج مسیر تاخیر گزارش میشود. هنگامی که سیگنالهای ورودی و خروجی به نصف VD نزدیک می شوند، تاخیر محاسبه میشود. همچنین 'PDP

PDP(fJ)=Avarage Power (uw)× Worst case Delay (ns)

(۶) (۷)

PDAP=PDP × Number of Transistor

با استفاده از MCM[†] با ۱۰۰ اجرا، که پارامترهای بسیار مهمی در ساختار فیزیکی CNTFETها هستند، از آنها برای بررسی پایداری مدارها در برابر خرابی های احتمالی ساخت استفاده میشود و تغییرات تیوبها و مراحل ترانزیستورها را آشکار میکند [1۵]. در این راستا تعداد تیوبها با تغییرات برابر ۱۰±برابر ۲۰ در نظر گرفته میشود در حالی که مراحل پیچها ۱۶ نانومتر با تغییرات ۶±نانومتر تعیین میشود. نتایج شبیهسازی برحسب حداکثر، حداقل، میانگین و انحراف معیار میباشد.

¹ Chirality Vectors And CNT Diameters (D_{CNT}s)

² Power-Delay-Product (PDP)

³ Power-Delay Product Area (PDAP)

⁴ Monte Carlo method (MCM)













نتايج

مونت کارلو برای تفریق کنندههای تقریبی در مقابل حداکثر، حداقل و میانگین برای الف) توان متوسط، ب) تأخیر در بدترین حالت، ج) بدترین PDP، د) میانگین PDAP، و (د ه ر ز) انحراف معیار توان، تاخیر و PDP. Figure 4. Monte Carlo results for approximate subtractors versus maximum, minimum, and average for a) average power, b) worst-case delay, c) worst-case PDP, d) average PDAP, and (d) Standard deviation of power, delay and PDP.

باتوجه به اینکه نتایج شبیهسازی در شکل ۴ نشان داده شده است، مشاهده می شود که AXSC2 به دلیل ساختار ساده، نتایج بهتری نسبت به طرحهای پیشنهادی دارد. مطابق شکل ۴ (ب) مربوط به بدترین حالت تاخیر، مدارپیشنهادی ۱ و مدارپیشنهادی ۲ کمترین میزان تاخیر را دارند. مدارپیشنهادی ۱ با مقادیر توان ۲۰۱۰ ، ۱۰۱۰ و ۱/۰ میکرووات به عنوان حداکثر، حداقل و متوسط، و مدارپیشنهادی ۲ با مقادیر توان ۲/۱۲۴ میکرووات، ۲/۱۲۴ میکرووات و ۲/۱۰ میکرووات به عنوان حداکثر، حداقل و و میانگین تفاوت معنی داری با مقادیر توان ۲/۱۲۴ میکرووات، ۸۲۲۴ میکرووات و ۲/۱۰ میکرووات به عنوان حداکثر، حداقل مصرف انرژی بالایی را نشان می دهد که منجر به تعداد زیادی گره داخلی در سلولهای DGC می شود. با توجه به نتایج شبیه سازی مدار AXSC1 به دلیل ساختار خود بیشترین میزان تاخیر را دارد. زیرا دو گیت که خروجیها را تولید میکند به

مطابق شکل ۴ (ج و د)، طرح های پیشنهادی از نظر PDP و PDAP در مقایسه با بقیه مدارها، به خصوص AXSC2 که نزدیکترین رقیب آنها است، تفاوت های قابل توجهی دارند. تفاوت در مقدار PDAPمدارپیشنهادی ۱ در مقایسه با AXSC2 حدود ۴۳/۷۲ درصد است، حتی اگر دو ترانزیستور بیشتر از AXSC2 دارد. نتایج به دست آمده از نظر انحراف معیار توان، تاخیر و PDP کارایی طرح های پیشنهادی را تایید می کند. با توجه به اینکه تفریق کنندههای تقریبی سلول های اصلی مدار تقسیم کننده را تشکیل می دهند، بهتر است این مدارها را در تقسیم کنندهها بررسی کنیم. در اینجا، خروجی های مختلف FO¹ با اعمال بافرها به ورودی ها (۱ بافر) و اینورترها به خروجی سلول ها (۴، ۸ یا ۱۶) به صورت موازی بر اساس FO4 و FO16 درنظر گرفته می شوند [۲۸]. پارامترهای مهم PDP و PDAP در شکل ۵-الف و ۵-ب نشان داده شده است.

سیگنالهای ضروری تولید شده توسط گیت XOR اعمال می شوند.

¹ Fan Out (FO)



PDAP,PDP (در مقابل سلولهای تقریبی مختلف برای (الف و ب) Fan-out شکل ۵. نتایج Fan-out در مقابل سلولهای تقریبی مختلف برای (الف و ب) Figure 5. Fan-out results against different approximate cells for (a and b) PDAP, PDP

از نتایج بهدست آمده می توان دریافت که طرحهای پیشنهادی برای سازههای پیچیده تر مانند جداکننده ها مناسب هستند. همانطور که در شکل ۵-الف نشان داده شده است، مقدار PDP مدارپیشنهادی اول ۱/۶۸ است که عملکرد بهتر این مدار را در مقایسه با مدارهای دیگر نشان می دهد. AXSC2 که از نظر نتایج شبیه سازی نزدیک ترین نتایج را به طرحهای پیشنهادی دارد، مصرف انرژی بالاتری در حدود ۴۳/۲۴ درصد نسبت به مدارپیشنهادی ۱ دارد. برای PDAP نیز شرایط یکسانی در طول FO به دست آمده است زیرا طرح های مذکور دارای مساحت یکسانی هستند. نتایج PDAP و PDAP نیز شرایط یکسانی در طول FO به در شکل ۵ برای بررسی بهتر مدارها درنظر گرفته شده است. MMED با توجه به نتایج ارائه شده در جدول ۲ و جدول ۳ بر اساس DMED در مقابل PDP درنظر گرفته شده است. DMED با توجه به نتایج ارائه شده در جدول ۲ و جدول ۳ بر مدارپیشنهادی۲ پایین ترین مقادیر PDP و NMED هستند که برای کاربردهای با حساسیت بالا مناسب هستند. همچنین مدارپیشنهادی۲ پایین ترین مقادیر PDP و NMED هستند که برای کاربردهای با حساسیت بالا مناسب هستند. همچنین مدارهای پیشنهادی۲ پایین ترین مقادیر DAP و مقاطور که مشاهده می شود، DMED در مقابل PDP مدارپیشنهادی ۱ و مدارهای پیشنهادی۲ پایین ترین مقادیر PDA و بهترین PDAP هستند. یکی از دلایلی که طرحهای پیشنهادی با مدارهای مدارهای پیشنهادی دارای بالاترین DAME و بهترین PDAP هستند. یکی از دلایلی که طرحهای پیشنهادی با مدارهای مدارهای پیشنهادی دارای بالاترین مقادیر OAM و بهترین PDAP هستند. یکی از دلایلی که طرحهای پیشنهادی با مدارهای ۵ (الف) و (ب) نشان داده شده است. با این حال، بقیه مراجع تفاوت های قابل توجهی در مقایسه با سلول های پیشنهادی دارند.

Table 4. Power, delay, PDP and PDAP values of the proposed reference circuits.								
Name	Power	Delay	PDP	Tran. Count	PDAP			
AXSC1 [۲]	٧٠/٣٧١	•/۶۲۳۲	36/427	٨	۲۹۱/۵			
AXSC2 [۲]	88/VAV	•/٣١۶٢	51/114	٨	١۶٨/٩			
AXSC3 [۲]	89/417	•/٣١۵۴	۲١/٨٩٢	١٢	787/V			
AXS1 [4]	110/31	•/4211	49/141	١۴	274/4			
AXS2 [4]	97/917	•/۵١۴٧	۵۰/۳۹۵	١٢	۶۰۴/۷			
AXS [4]	१४/४११	۰/۳۷۰۵	۲۳/۰۸۰	۲۸	848/1			
ICS1 ["]	18./21	۰/۳۵۸	48/81	۲۸	۱۳۰۴/۸			
ICS2 [*]	۶۸/۳۵۱	•/٢٨٢	19/18	۲۸	۵۵۵/۶			
ICS3 [^r]	FV/F9T	•/٢۵٢	18/978	۲۸	۴۷۳/۸			
Apps [۱۰]	۹۳/۲۶	۰/۳۰۷۵	۲۸/۶۷۷	٢٢	۶۳۰/۷			
SAPSC3 [11]	۷١/٠۵	۰/۳۳۵	۲۳/۸۰	١۴	۳۳۳/۲			
SAPSC4 [11]	۷۵/۶۹	۰/۴۵	۳۴/۰۶	١٨	۶۱۳			
Proposed-1	۸۷/۶۵	•/١٢٢	۱۰/۵۱	١٠	$1 \cdot \Delta/1$			
Proposed-2	٩١/٠٢	•/1۴	17/74	١٢	107/1			

جدول ۴. مقادیر توان، تاخیر، PDP و PDAP مدارهای مرجع پیشنهادی.

۴–نتیجهگیری

در این مقاله دو تفریق کننده تقریبی جدید ارائه و تحلیل شده است. طرحهای پیشنهادی مبتنی بر تکنیک ورودی انتشار گیت (GDI) همراه با تکنیک آستانه دینامیکی (DT) با استفاده از فناوری ترانزیستورهای اثر میدانی نانولولههای کربنی (CNTFETs) ۳۲نانومتری است. این تفریق کنندهها سلولهای تقسیم کننده اصلی را تشکیل میدهند که در پردازش تصویر استفاده میشوند. طرحهای پیشنهادی دارای ۴ خطا با پیچیدگی بسیار کم هستند. شبیه سازی تغییرات شامل تغییرات مونت کارلو و fanout انجام شده و نتایج صحت روابط ریاضی توان و تاخیر و PDP را تایید میکند. از نظر صرفه جویی در تولید متوسط توان تاخیر (PDP) مدارپیشنهادی ۱ و مدارپیشنهادی ۲ عملکرد بهتری دارند. مطالعات مختلف با طرحهای ارائه شده مقایسه شده و اثربخشی طرحهای پیشنهادی در شرایط مختلف بدون کاهش ولتاژ خروجی تایید میشود که به دلیل استفاده از (DT) در اجرای آنها میباشد.

مراجع

- W. Liu, F. Lombardi and M. Shulte, "A Retrospective and Prospective View of Approximate Computing [Point of View}," in *Proceedings of the IEEE*, vol. 108, no. 3, pp. 394-399, March 2020, doi: 10.1109/JPROC.2020.2975695.
- [2] H. Jiang, F. J. H. Santiago, H. Mo, L. Liu and J. Han, "Approximate Arithmetic Circuits: A Survey, Characterization, and Recent Applications," in *Proceedings of the IEEE*, vol. 108, no. 12, pp. 2108-2135, Dec. 2020, doi: 10.1109/JPROC.2020.3006451.
- [3] A. Sadeghi, R. Ghasemi, H. Ghasemian and N. Shiri, "High Efficient GDI-CNTFET-Based Approximate Full Adder for Next-Generation of Computer Architectures," in *IEEE Embedded Systems Letters*, vol. 15, no. 1, pp. 33-36, March 2023, doi: 10.1109/LES.2022.3192530.
- [4] M. Rafiee, Y. Sadeghi, N. Shiri and A. Sadeghi "An approximate CNTFET4:2 compressor based on gate diffusion input and dynamic threshold," *Electron. Lett.*, vol. 57, pp. 650-652, 2021, . doi: 10.1049/ell2.12221.
- [5] A. Gorantla and P. Deepa, "Design of Approximate Subtractors and Dividers for Error Tolerant Image Processing Applications," *J Electron Test*, vol. 35, pp. 901–907, 2019, doi: 10.1007/s10836-019-05837-5.
- [6] L. Chen, J. Han, W. Liu and F. Lombardi, "On the Design of Approximate Restoring Dividers for Error-Tolerant Applications," in *IEEE Transactions on Computers*, vol. 65, no. 8, pp. 2522-2533, Aug. 2016, doi: 10.1109/TC.2015.2494005.

- [7] F. Sabetzadeh, M. H. Moaiyeri and M. Ahmadinejad, "A Majority-Based Imprecise Multiplier for Ultra-Efficient Approximate Image Multiplication," in *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 66, no. 11, pp. 4200-4208, 2019, doi: 10.1109/TCSI.2019.2918241.
- [8] H. Jiang, L. Liu, F. Lombardi and J. Han, "Adaptive approximation in arithmetic circuits: A low-power unsigned divider design," in *Design, Automation Test in Europe Conference Exhibition (DATE)*, March 2018, pp. 1411–1416, doi: 10.23919/DATE.2018.8342233.
- [9] F. Bahrami, N. Shiri and F. Pesaran, "An efficient Imprecise 4:2 Compressor Using Gate Diffusion Input Supplemented with Dynamic Threshold," *Journal of Southern Communication Engineering*, vol. 13, no. 50, pp. 1-10, 2023, doi: 10.30495/jce.2023.1987535.1203 [in Persian].
- [10] T. Rashedzadeh, S.M. Riyazi and N. Cheraghi Shirazi, "Analysis of the effect of changes of FINs Architectural on FINFET Drain current and on Average Power Dissipation and Propagation Delay in the Hybrid-CMOS full adder," *Journal of Southern Communication Engineering*, vol. 10, no. 40, pp. 25-36, Jun. 2021 [in Persian].
- [11] M. Sayyaf, A. Ghasemi and R.Hamzehyan, "Design of Low Power Single-Bit Full-Adder Cell Based on Pass-Transistor Logic," *Journal of Southern Communication Engineering*, vol. 13, no. 49, pp. 105-112, 2022, doi: 10.30495/jce.2022.692834 [in Persian].
- [12] K. M. Reddy, M. H. Vasantha, Y. B. Nithin Kumar and D. Dwivedi, "Design of Approximate Dividers for Error Tolerant Applications," *IEEE International Midwest Symposium on Circuits and Systems* (*MWSCAS*), 2018, pp. 496-499, doi: 10.1109/MWSCAS..8623909.
- [13] R. Ferreira, M. Leme, M. Corrêa, L. Agostini, C. Diniz and B. Zatt, "Approximate Subtractor Operator for Low-Power Video Coding Hardware Accelerators," *IEEE International Conference on Electronics, Circuits and Systems (ICECS)*, 2019, pp. 426-429, doi: 10.1109/ICECS46596.2019.8964783.
- [14] K. V. Krishnan, A. Satish and P. R. Krishnan, "Design of energy efficient approximate subtractors and restoring dividers for error tolerant applications," *Microelectronics Journal*, vol. 131, p. 105668, 2023, doi: 10.1016/j.mejo.2022.105668.
- [15] N. Shiri, A. Sadeghi, M. Rafiee and M. Bigonah, "SR-GDI CNTFET-based magnitude comparator for new generation of programmable integrated circuits," *International Journal of Circuit Theory and Application*, 2022, pp. 1- 26, doi: 10.1002/cta.3251.
- [16] M. Rafiee, N. Shiri and A. Sadeghi, "Low-Power and Fast-Swing-Restoration GDI-Based Magnitude Comparator for Digital Images Processing," *Circuits Syst Signal Process*, vol. 41, pp. 4848–4885, 2022, doi: 10.1007/s00034-022-01997-6.
- [17] M. Mirzaei and S. Mohammadi, "Process variation-aware approximate full adders for imprecision-tolerant applications," *Computers & Electrical Engineering*, vol. 87, 2020, p. 106761, doi: 10.1016/j.compeleceng.2020.106761.
- [18] A. Morgenshtein, A. Fish and I. A. Wagner, "Gate-diffusion input (GDI): a power-efficient method for digital combinatorial circuits," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 10, no. 5, pp. 566- 581, 2002, doi: 10.1109/TVLSI.2002.801578.
- [19] A. Sadeghi, N. Shiri and M. Rafiee, "High-Efficient, Ultralow-Power and High-Speed 4:2 Compressor with a New Full Adder Cell for Bioelectronics Applications," *Circuits Syst Signal Process*, vol. 39, pp. 6247–6275, 2020, doi: 10.1007/s00034-020-01459-x.
- [20] M. Rafiee, F. Pesaran, A. Sadeghi and N. Shiri, "An efficient multiplier by pass transistor logic partial product and a modified hybrid full adder for image processing applications," *Microelectronics Journal*, vol. 118, 2021, p. 105287, doi: 10.1016/j.mejo.2021.105287.
- [21] G. Hills, C. Lau and A. Wright, "Modern microprocessor built from complementary carbon nanotube transistors," *Nature*, vol. 572, pp. 595–602, 2019, doi: 10.1038/s41586-019-1493-8.

- [22] H. Jiang, C. Liu, L. Liu, F. Lombardi and J. Han, "A review, classification, and comparative evaluation of approximate arithmetic circuits," ACM J Emerg Technol Comput Syst. (JETC), vol. 13, no. 4, p. 60, 2017, doi:10.1145/3094124.
- [23] A. Darabi, M.R. Salehi and E. Abiri, "One-sided 10T static-random access memory cell for energy efficient and noise-immune internet of things applications," *International Journal of Circuit Theory and Applications*, 2022, doi: 10.1002/CTA.3408.
- [24] A. T. Mahani and P. Keshavarzian, "A novel energy-efficient and high speed full adder using CNTFET," *Microelectronics Journal*, vol. 61, pp. 79-88, 2017, doi: 10.1016/j.mejo.2017.01.009.
- [25] E. Adams, S. Venkatachalam and S. -B. Ko, "Approximate Restoring Dividers Using Inexact Cells and Estimation From Partial Remainders," in *IEEE Transactions on Computers*, vol. 69, no. 4, pp. 468-474, April 2020, doi: 10.1109/TC.2019.2953751.
- [26] F. Pooladi, F. Pesaran and N. Shiri. "Efficient GDI- based approximate subtractors for change detection in bio-image processing applications." *Microelectronics Journal*, vol. 135, p. 105757, May 2023, doi: 10.1016/j.mejo.2023.105757.
- [27] F. Bahrami, N. Shiri and F. Pesaran, "A New Approximate Sum of Absolute Differences Unit for Bioimages Processing," *IEEE Embedded Systems Letters*. 2023, doi: 10.1109/LES.2023.3245020.
- [28] F. Bahrami, N. Shiri and F. Pesaran, "Imprecise Subtractor Using a New Efficient Approximate-Based Gate Diffusion Input Full Adder for Bioimages Processing," *Computers and Electrical Engineering*, vol. 108, p. 108729, 2023, doi: 10.1016/j.compeleceng.2023.108729.

COPYRIGHTS

©2024 by the authors. Published by the Islamic Azad University Bushehr Branch. This article is an openaccess article distributed under the terms and conditions of the Creative Commons Attribution 4.0 International (CC BY 4.0) <u>https://creativecommons.org/licenses/by/4.0</u>

