

Vol. 14/ No. 53/Autumn2024

Research Article

Low-Power and Reliable Approximate Subtractors for Image Processing Applications

Fatemeh Pooladi, Ph.D. Student¹  | Farshad Pesaran, Assistant Professor^{2*}  | Nabiollah Shiri, Assistant Professor³ 

¹Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, Fatemehpooladi353@gmail.com

²Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, farshad.pesaran@iau.ac.ir

³Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, na.shiri@iau.ac.ir

Correspondence

Farshad Pesaran, Assistant Professor, Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran
farshad.pesaran@iau.ac.ir

Received: 10 June 2023

Revised: 29 June 2023

Accepted: 12 July 2023

Abstract

In this paper, two new approximate subtractors are presented. The proposed circuits are implemented based on gate diffusion input (GDI) and dynamic threshold (DT) techniques and are named Proposed-1 and Proposed-2. The Proposed-1 subtractor has 10 transistors, while Proposed-2 has 12 transistors. Subtractors are implemented by 32 nm carbon nanotube field effect transistor (CNTFET) technology. Various studies have been performed and show the high efficiency and performance of the circuits in different conditions without reducing their output voltage, which is caused by the use of DT in their implementation. The proposed circuits use XOR and NOT gates, both of which have 4 out of 8 error states. The presented subtractors can be implemented in an unsigned non-recovery divider with different structures including vertical, horizontal, square and triangular, etc., and finally, they can be used in image processing applications to detect the difference between two images, either medical or standard images. The simulation results show the better performance of the proposed circuits, Proposed-1 and Proposed-2 save PDP of 88.36% and 83.25%, respectively.

Keywords: Approximate Computing, Subtractor, GDI technique, CNTFET

Highlights

- Using of approximate computing and GDI technique to reduce power consumption
- Integration of DT technique and CNTFET technology to solve problems of GDI gates
- Design of low-power and small-area approximate subtractors due to the use of only 10 and 12 transistors

Citation: F. Pooladi, F. Pesaran, and N. Shiri, "Low-Power and Reliable Approximate Subtractors for Image Processing Applications," *Journal of Southern Communication Engineering*, vol. 14, no. 53, pp. 53–66, 2024, doi: 10.30495/jce.2023.1988196.1208, [in Persian].

تفریق کننده های تقریبی کم مصرف و قابل اعتماد برای کاربردهای پردازش تصویر

فاطمه پولادی^۱ | فرشاد پسران*^۲ | نبی اله شیری^۳^۱گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران،
Fatemehpoladi353@gmail.com^۲گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران،
Farshad.pesaran@ian.ac.ir^۳گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران،
Na.shiri@iau.ac.ir

نویسنده مسئول

*فرشاد پسران، استادیار، گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران،
Farshad.pesaran@ian.ac.ir

تاریخ دریافت: ۲۰ خرداد ۱۴۰۲

تاریخ بازنگری: ۸ تیر ۱۴۰۲

تاریخ پذیرش: ۲۱ تیر ۱۴۰۲

<https://doi.org/10.30495/jce.2023.1988196.1208>

چکیده:

در این مقاله، دو تفریق کننده تقریبی جدید ارائه شده است. مدارهای پیشنهادی براساس تکنیک های ورودی انتشار گیت (GDI) و آستانه دینامیکی (DT) پیاده سازی شده اند و مدار پیشنهادی ۱ و مدار پیشنهادی ۲ نام گذاری شده اند. تفریق کننده پیشنهادی ۱ دارای ۱۰ ترانزیستور است، در حالی که مدار پیشنهادی ۲ دارای ۱۲ ترانزیستور است. تفریق کننده ها توسط فناوری ترانزیستور اثر میدانی نانولوله کربنی ۳۲ نانومتری (CNTFET) پیاده سازی می شوند. مطالعات مختلفی انجام شده و نشان دهنده راندمان و عملکرد بالای مدارها در شرایط مختلف بدون کاهش ولتاژ خروجی آنهاست که ناشی از استفاده از DT در اجرای آنها می باشد. مدارهای پیشنهادی از گیت های XOR و NOT استفاده می کنند که هر دو دارای ۴ حالت از ۸ حالت خطا هستند. تفریق کننده های ارائه شده را می توان در یک تقسیم کننده بدون علامت با ساختارهای مختلف اعم از عمودی، افقی، مربع و مثلثی و غیره پیاده سازی کرد و در نهایت می توان از آنها در برنامه های پردازش تصویر برای تشخیص تفاوت بین دو تصویر اعم از پزشکی یا پزشکی استفاده کرد. تصاویر استاندارد نتایج شبیه سازی عملکرد بهتر مدارهای پیشنهادی، مدار پیشنهادی ۱ و مدار پیشنهادی ۲ را به ترتیب ۸۸/۳۶٪ و ۸۳/۲۵٪ صرفه جویی در PDP نشان می دهد.

کلید واژه ها: محاسبات تقریبی، تفریق، تکنیک دروازه ورودی انتشار، ترانزیستورهای اثر میدانی نانولوله کربنی

۱-مقدمه

محاسبات تقریبی (AC)^۱ به عنوان یک تکنیک نوظهور است که می تواند برای طراحی مدارها و سیستم های کم مصرف استفاده شود. برای بسیاری از مدارهای محاسباتی تقریبی پیشنهادی، درک یک روش طراحی یا تقریب مهم است. خواص جمع کننده های کامل^۲ (FAS)، ضرب کننده ها^۳ و تقسیم کننده های تقریبی^۴ برای عملکرد بهتر بهینه شده اند. محاسبات تقریبی عمدتاً برای مدارهای حسابی مانند جمع، تفریق، ضرب و تقسیم مناسب هستند [۱]. در مقایسه با جمع و ضرب، تفریق و تقسیم کمتر مورد توجه قرار گرفته است [۲]. از مدارهای محاسباتی می توان در پردازش تصویر، افزایش وضوح، فشرده سازی و ضرب ارزیابی می شوند. علاوه بر این، مدارهای در پردازش تصویر به عنوان یک برنامه مقاوم در برابر خطا قابل استفاده هستند [۳-۴].

¹ Approximate Computing (AC)² Full adders (FA)³ Multiplier⁴ dividers

جدول ۱: مقایسه تفریق‌کننده‌های تقریبی


Table 1: Comparison of approximate subtractors

Name	Difference (D)	Borrow (B _{out})
AXSC1 [۶]	$(X \oplus Y) \oplus B_{in}$	$\overline{(X \oplus Y)}.B_{in} + \overline{XY}$
AXSC2 [۶]	$X \oplus Y \oplus B_{in}$	$D \text{ or } B_{out}$
AXSC3 [۶]	B_{out}	$\overline{(X \oplus Y)}.B_{in} + \overline{XY}$
AXS1 [۱۲]	$\overline{B}_{in} (X + Y) + XY$	Y
AXS2 [۱۲]	$B_{in} (X + \overline{Y}) + X\overline{Y}$	B_{in}
AXS3 [۱۲]	$B_{in} (X + Y) + XY$	\overline{X}
ICS1 [۳]	B_{out}	$\overline{X} + YB_{in}$
ICS2 [۳]	B_{out}	$Y + \overline{X}B_{in}$
ICS3 [۳]	B_{out}	$B_{in} + \overline{XY}$
Apps [۱۳]	$X \oplus Y$	$B_{in} \overline{(X \oplus Y)} + Y(X \oplus Y)$
SAPSC1 [۱۴]	$B_{out} + X\overline{Y}\overline{B}_{in}$	$\overline{X}(Y + B_{in}) + YB_{in}$
SAPSC2 [۱۴]	B_{out}	$\overline{X}(Y + B_{in}) + YB_{in}$
SAPSC3 [۱۴]	B_{out}	$\overline{X} + YB_{in}$
SAPSC4 [۱۴]	$X + (Y \oplus B_{in})$	Y
SAPSC5 [۱۴]	$\overline{X} + YB_{in}$	Y
SAPSC6 [۱۴]	$X + Y$	Y

مدار تفریق‌کننده^۱ (FS) کامل عملیات تفریق سه ورودی را انجام می‌دهد و دو خروجی تولید می‌کند. ورودی‌های مدار X ، Y ، B_{in} و D هستند که D نشان‌دهنده اختلاف بین X و Y است و B_{in} بیت قرض است. خروجی مدارها تفاوت و B_{out} است. مهمترین کاربرد تفریق‌کننده در طراحی تقسیم‌کننده‌ها است و تقسیم‌کننده‌ها در پردازش تصویر برای تقسیم‌بندی پیکسل، تشخیص تغییر و حذف پس‌زمینه استفاده می‌شوند [۳، ۴]. در [۵] چندین طرح تفریق‌کننده تقریبی برای جایگزینی تفریق‌کننده‌های دقیق در تقسیم‌کننده‌های بازبازی و غیربازیابی کننده کم توان طراحی شده است. یک تقسیم‌کننده احیا کننده کم توان با استفاده از یک سلول تقریبی تقریبی [۶] طراحی شد. برای رفع برخی از اشکالات اصلی مدارهای تفریق‌کننده دقیق، طراحان مدارهای تقریبی را طراحی کرده‌اند. در عملکرد یک تفریق، دقت B_{out} به‌طور کلی با اهمیت تراز D است. بنابراین، در طراحی $AXSC$ ، B_{out} بدون تغییر است [۶]. تاخیر را می‌توان با ترکیب D و B_{out} کاهش داد. عمق جایگزینی d برای نشان دادن تعداد $AXSC$ های جایگزین شده به جای $EXSC$ است. البته هر چه عمق بیت تقریبی در یک ساختار آبشاری بیشتر باشد، احتمال خطا بیشتر است. در [۷] سلول‌های تفریق‌کننده ارائه شده‌اند که جایگزین سلول تفریق‌کننده دقیق در تقسیم‌کننده می‌شوند که انرژی را کاهش می‌دهد. تقسیم‌کننده تقریبی ترکیبی با ترکیب یک تقسیم‌کننده لگاریتمی تقریبی با یک تقسیم‌کننده بازیابی طراحی شده است [۸]. این مقاله یک کمپرسور تقریبی جدید ۴:۲ با ۱۲ ترانزیستور را معرفی می‌کند. اجرای این کمپرسور با استفاده از فناوری ترانزیستور اثر میدانی نانولوله کربنی ۱۶ نانومتری (CNTFET) حداقل مساحت را به همراه دارد [۹]. FA و کمپرسورها هسته‌های اصلی آی‌سی‌ها مانند ضرب‌کننده‌ها، تفریق‌کننده‌ها و فیلترهای دیجیتال هستند و به دلیل میزان بالای مصرف انرژی شناخته شده‌اند [۱۰-۱۱]. در این مقاله دو مدار تفریق‌کننده جدید ارائه و تحلیل شده است. به‌طور کلی در مورد مدارهای تفریق‌کننده تقریبی، صرف‌نظر از ساختار فیزیکی آنها، این مدارها را می‌توان به دو گروه تقسیم کرد: برخی مدارها دارای خطای کم و برخی دارای خطای زیاد هستند. مدارها در جدول ۱ مقایسه شده‌اند. در [۶] تفریق‌کننده‌های AXSC1-AXSC3 ارائه شده‌اند که با استفاده از تکنیک CMOS و TG پیاده‌سازی شده‌اند. از این سه مدار، در AXSC1 و AXSC3، خروجی B_{out} دقیق

¹ Full subtractor (FS)² Difference (D_{diff})

است، درحالی که خروجی D دارای خطا است. برخلاف دو مدار قبلی، در AXSC2، B_{out} تقریبی است. شکل ۱ شماتیک مدارهای مورد بررسی را نشان می دهد. در AXSC2، B_{out} = D_{diff} یا B_{in} = B_{out} در حالی که در AXSC3، B_{out} = D با یک خروجی تقریبی. طبق جدول ۲، Apps دارای ۴ خطا از ۸ خطا است، بقیه طرحها دارای دو خطا هستند، به جز سه مورد ICS1-ICS3 که دارای یک خطا هستند، اگرچه این سه مدار خطای کمتری نسبت به بقیه طرحها دارند. پیچیده تر هستند. بنابراین عملکرد این مدارها توان بالا و تاخیر زیاد در سطح ترانزیستور را نشان می دهد. سه طرح از AXS1-AXS3 [۱۲] شامل DGC مبتنی بر CMOS^۱ است. DGC مسیره های بین V_{DD} و GND و هم چنین گره های داخلی را افزایش می دهد که به معنای افزایش توان استاتیک است. طرح های [۱۲] باعث ایجاد خطا در D و B_{out} شد. با این حال، AXS1-AXS3 دارای ۲ حالت خطا از ۸ حالت است. بنابراین، اکثر این مدارها تعداد خطاهای بالایی دارند. این مدارها دارای چند اینورتر با استفاده از DGC در ساختار خود هستند که باعث افزایش مساحت این مدارها شده است. مدار Apps [۱۳] یکی از ساده ترین مدارهایی است که دارای XOR و مالتی پلکسر (MUX) در ساختار خود است، B_{out} آن دقیق و D تقریبی با ۴ خطا است. این مدار شامل XOR و MUX معمولی با تکنیک CMOS، هر کدام دارای ۱۲ ترانزیستور و ۴ ترانزیستور به عنوان اینورتر است که تعداد ترانزیستورها را افزایش داده است. یکی از تحقیقاتی که اخیراً در مورد مدارهای تفریق کننده تقریبی منتشر شده است [۱۴] است که در آن از تکنیک تفریق کننده های تقریبی ساده شده (SAPSCs) استفاده شده است و بر این اساس، ۶ مدار مبتنی بر CMOS ارائه شده است. SAPSC1 با بیشترین تعداد ترانزیستور، ۴۴، به عنوان مبنای ساده سازی در نظر گرفته شده است. SAPSC2 تا SAPSC6 تعداد بسیار کمتری ترانزیستور دارند که به ترتیب برابر با ۲۶، ۱۴، ۱۸، ۱۴ و ۶ می باشد. نکته قابل توجه در برخی از این طرحها ضریب خطای بالای آن است. به عنوان مثال SAPSC5 و SAPSC6 دارای ۵ و ۴ خطا در خود هستند. نکته قابل توجه در برخی از این طرحها میزان خطای بالای آن است.



شکل ۱. طرح های تفریق کننده های تقریبی ICS1-ICS3 [۳]، AXSC1-AXSC3 [۶]، AXS1-AXS3 [۱۲]، و APP [۱۳] و SAPSC3- SAPSC4 [۱۴].
Figure 1. Schemes of approximate subtractors of ICS1-ICS3 [3], AXSC1-AXSC3 [6], AXS1-AXS3 [12], and APP [13] and SAPSC3-SAPSC4 [14].

¹ Complementary Metal-Oxide Semiconductor (CMOS)

جدول ۲: جدول درستی تفریق‌کننده‌های تقریبی.

Table 2: Accuracy table of approximate subtractors.

	EXACT	AXSC1	AXSC2	AXSC3	ICS1	ICS2	ICS3	Apps	AXS1	AXS2	AXS3	SAPSC3	SAPSC4	Proposed-1	Proposed-2
XYB _{in}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D _{diff}	B _{out} D	B _{out} D	B _{out} D	B _{out} D	B _{out} D
...	۱۱	۱۱	۱۱	..	۱۱	۱۱
۰۰۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۰	..	۱۱	۱۱	۱۱	۰۱	۱۱	۱۱
۰۱۰	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱
۰۱۱	۱۰	۱۱	..	۱۱	۱۰	۱۰	۱۰	۱۱	۱۰	۱۰	۱۰	۱۱	۱۰	۱۱	۱۱
۱۰۰	۰۱	۰۱	۱۱	..	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱	..	۰۱	۱۰	۱۰
۱۰۱	..	۰۱	۰۱	۱۱	۰۱	..	۱۱	۰۱	۱۰	۱۱
۱۱۰	۱۱	۱۱	۱۱	۰۱	۰۱
۱۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۱	۱۰	۱۱	۱۱	..	۱۱	۱۱	۱۱	۱۱
ER	----	۰/۲۵	۰/۲۵	۰/۲۵	۰/۱۲۵	۰/۱۲۵	۰/۱۲۵	۰/۵	۰/۲۵	۰/۲۵	۰/۲۵	۰/۳۷۵	۰/۳۷۵	۰/۵	۰/۵
NMED	----	۰/۰۸۳۳	۰/۰۸۳۳	۰/۰۸۳۳	۰/۰۴۱۶	۰/۰۴۱۶	۰/۰۴۱۶	۰/۱۶۶۶	۰/۰۸۳۳	۰/۰۸۳۳	۰/۰۸۳۳	۰/۱۲۵	۰/۱۲۵	۰/۱۶۶۶	۰/۱۶۶۶
MRED	----	۰/۱۸۷۵	۰/۳۷۵	۰/۱۸۷۵	۰/۳۷۵	۰/۳۷۵	۰/۳۷۵	۰/۲۷۰۸	۰/۲۵	۰/۲۵	۰/۲۵	۰/۳۱۲۵	۰/۳۳۳۳	۰/۴۳۷۵	۰/۴۳۷۵

* اعداد آبی بدترین نتایج هستند.

به‌عنوان مثال، SAPSC5 و SAPSC6 به ترتیب ۵ و ۴ خطا در خروجی‌های خود دارند که نمی‌توان آنها را گزینه‌های مناسبی برای استفاده در برنامه‌های کاربردی مقاوم به خطا اما حساس مانند پردازش تصویر بایو دیجیتال در نظر گرفت. توجه داشته باشید که SAPSC6 بدون استفاده از ورودی B_{in} طراحی شده است، بنابراین زمانی که در ساختارهای مختلف مبتنی بر ریپل کری مانند تقسیم‌کننده‌ها تعبیه می‌شود، مشکلات متفاوتی مشاهده می‌شود. همچنین SAPSC2 با وجود داشتن ۳ خطا در خروجی‌های خود و استفاده از ۲۶ ترانزیستور و تعداد اینورترهای تعبیه شده در ورودی و خروجی، در ارزیابی‌های اولیه عملکرد خوبی نداشته است. در نهایت، از میان ۶ مدار پیشنهادی در [۱۴]، SAPSC3 و SAPSC4 را می‌توان گزینه‌های مطلوبی برای مقایسه با مدارهای دیگر در نظر گرفت. صنعت نیمه‌هادی برای کاهش مقیاس مدارهای مجتمع با چالش‌های زیادی مواجه است. ترانزیستورهای مبتنی بر نانولوله‌های کربنی به دلیل ابعاد بسیار کوچک، سرعت بالا و مصرف انرژی کم و همچنین عملکرد مشابه با CMOS، توجه طراحان مدارهای منطقی و سیستم‌های دیجیتال را به خود جلب کرده‌اند. بنابراین در این مقاله از فناوری - 32 CNTFET نانومتری برای بررسی مدارها استفاده شده است. ارزیابی خطا در مدارهای تقریبی انجام می‌شود، پارامترهای اصلی مطابق با [۱۷]، ER^۱، NMED^۲ و MRED^۴ هستند که به ترتیب در روابط ۱ الی ۳ ارائه می‌شوند.

$$ER = \frac{\text{Total Number of Errors at Output}}{n} \quad (1)$$

$$NMED = \frac{\frac{1}{n} \left(\sum_{i=1}^n |Exact_{output_i} - Approximate_{output_i}| \right)}{Exact_{Max_{out}}} \quad (2)$$

$$MRED = \frac{1}{n} \frac{\left(\sum_{i=1}^n |Exact_{output_i} - Approximate_{output_i}| \right)}{Exact_{out_i}} \quad (3)$$

از طرح‌های علامت‌گذاری شده، مقادیر ER و NMED برنامه‌ها به ترتیب ۰/۵ و ۰/۱۶۶۶ هستند که از سایر طرح‌ها بالاتر هستند. ICS و AXSC2 دو فاصله خطا دارند $|\pm 2|$ و بالاترین مقدار MRED با ۰/۳۷۵ و $|-3|$ ، بنابراین AXSC2 و ICS بالاترین حساسیت را از نظر دقت خروجی دارند. محاسبات تقریبی به‌عنوان یک رویکرد جدید در طراحی کارآمد انرژی و همچنین افزایش

¹ Carbon Nanotube Field-Effect Transistor (CNTFETs)

² Error Rate (ER)

³ Normalized Average Error Interval (NMED)

⁴ Average Relative Error Interval (MRED)

عملکرد یک سیستم محاسباتی با کاهش محدودیت در دقت پدیدار شده است [۱۹]. در این مقاله، مدارهای محاسباتی تقریبی در مقیاس نانو برای کاربردهای تشخیص تغییر طراحی شده است. سازماندهی مقاله بدین شرح است: بخش ۲ جزئیات کاملی در مورد مدارهای پیشنهادی ارائه می‌دهد. نتایج شبیه‌سازی در بخش ۳ بیان شده است. و در نهایت، بخش ۴ نتیجه‌گیری مقاله می‌باشد.

۲-تفریق‌کننده‌های تقریبی پیشنهادی مبتنی بر GDI

دو تفریق‌کننده کامل تقریبی برای دستیابی به سادگی به‌عنوان یکی از اصول اصلی مدارهای مبتنی بر تقریب پیشنهاد شده است. بلوک دیاگرام این مدارها در شکل ۲-الف و ۲-ب نشان داده شده است و به ترتیب مدار پیشنهادی ۱ و مدار پیشنهادی ۲ نامگذاری شده‌اند. علاوه بر این، سطح ترانزیستور مدار پیشنهادی ۱ و مدار پیشنهادی ۲ به ترتیب در شکل ۲ (ج) و (د) نشان داده شده است. مدار پیشنهادی ۱ و مدار پیشنهادی ۲ به دلیل داشتن ۴ خطا در خروجی مشابه مدار APP به‌عنوان مدارهایی با تعداد خطاهای بالا طبقه‌بندی می‌شوند [۱۳]. شباهت هر مدار پیشنهادی استفاده از تکنیک GDI^۱ است و روابط آنها به ترتیب در (۴)-(۵) آورده شده است. تکنیک GDI به دلیل مزایای آن مانند کاهش سطح، کاهش پیچیدگی و تعداد کمی ترانزیستور استفاده می‌شود [۲۰، ۲۱].

$$\text{Proposed-1} = \begin{cases} D_{\text{diff}} = (\bar{X} + \bar{Y}) + B_{\text{in}} \\ B_{\text{out}} = \bar{X} + Y \end{cases} \quad (4)$$

$$\text{Proposed-2} = \begin{cases} D_{\text{diff}} = (\bar{X} + \bar{Y}) + B_{\text{in}} \\ B_{\text{out}} = (\bar{X} + Y) + B_{\text{in}} \end{cases} \quad (5)$$

با توجه به جدول ۲، مدار پیشنهادی ۱ و مدار پیشنهادی ۲ دارای ۴ خطا هستند، این خروجی‌ها زمانی نادرست هستند که $\text{XYB}_{\text{in}} = '000'$ ، $\text{XYB}_{\text{in}} = '011'$ ، $\text{XYB}_{\text{in}} = '101'$ و $\text{XYB}_{\text{in}} = '110'$. با استفاده از GDI، تعداد ترانزیستورها در مدارهای پیشنهادی کمتر از بقیه مراجع است، مدار پیشنهادی ۱ دارای ۱۰ ترانزیستور و مدار پیشنهادی ۲ دارای ۱۲ ترانزیستور است. این ویژگی به دستیابی به هدف اصلی محاسبات تقریبی یعنی کاهش مساحت اشغال شده و محاسبات ساده کمک می‌کند. دلیل استفاده از محاسبات تقریبی، ساده کردن روابط پیچیده، کاهش مصرف انرژی، افزایش سرعت انتقال داده، کاهش انرژی و استفاده از برنامه‌های کاربردی تحمل خطا است [۲۴، ۲۳]. ادغام روش طراحی و فناوری یک راه قابل اعتماد و کارآمد برای غلبه بر خروجی‌های غیر کامل سلول‌های GDI است. با توجه به [۲۶، ۲۷]، تکنیک آستانه دینامیکی که با اتصال بخش عمده به گیت ترانزیستور تعیین می‌شود، رابطه ولتاژ خروجی را با ولتاژ ورودی نشان می‌دهد. این تکنیک ولتاژ نوسان را بهبود می‌بخشد. علاوه بر این، استفاده از DT^۲ در کنار استفاده از فناوری CNTFET مفید است. CNTFETها توانایی بالایی در کنترل ولتاژ آستانه با تنظیم صحیح بردارهای کاپرالیته و قطرهای CNT دارند [۲۸]. بنابراین، استفاده از این تفریق‌کننده‌ها در برنامه‌ای که در برابر خطاها پایدار است، سودمند است. مدارهای مدار پیشنهادی ۱ و مدار پیشنهادی ۲ دارای ۰/۴۳۷۵ برای پارامتر MRED با ۴ خطا در خروجی خود هستند (جدول ۲). شکل موج ورودی-خروجی تفریق‌کننده‌های پیشنهادی در شکل ۳ آورده شده است که در آن خروجی‌های تمام نوسان به دلیل تکنیک DT هستند.


در جدول ۳ مشخصات طرح‌های ارائه شده و مراجع ارائه شده است. اکثر مدارها با تکنیک CMOS هستند، به جز AXSC1-AXSC3 که بر اساس تکنیک TG^۳ و CMOS پیاده‌سازی شده‌اند. ضمناً ساختار این مدارها در سطح گیت و ترانزیستور نیز در جدول ۳ ذکر شده است که تأثیر بسزایی در افزایش مساحت مدارها دارد. هم‌چنین می‌توان دید که ICS1-ICS3 دارای بیشترین تعداد ترانزیستور است که باعث افزایش مساحت می‌شود. با این حال، مدارهای پیشنهادی دارای مساحت مناسبی هستند. یکی دیگر از ویژگی‌های طرح‌های ارائه شده در این مقاله این است که از حداقل تعداد اینورتر در ساختار خود استفاده می‌کنند. اگرچه برخی از این طرح‌ها مانند SAPSC6 تنها دارای ۶ ترانزیستور هستند، اما این طرح بدون در نظر گرفتن ورودی Bin اجرا

¹ Gate Diffusion Input (GDI)


² Dynamic Threshold (DT)

³ Tap Gate (TG)

می‌شود و می‌تواند جاسازی آن را در تقسیم‌کننده‌هایی که در قسمت‌های بعدی مقاله ارائه می‌شود، چالش برانگیز کند. با این وجود مهمترین عیب این نوع مدارها به افزایش تعداد اینورترها در ورودی و خروجی آنها نسبت داده می‌شود که مهمترین عامل در افزایش مصرف برق اعم از استاتیکی و دینامیکی می‌باشد. با این حال، مدارهای پیشنهادی با مصرف مساحت مناسب از نظر تعداد ترانزیستور و استفاده از تکنیک GDI دارای ویژگی‌های قابل توجهی هستند. یکی از ویژگی‌های قابل توجه مدارهای پیشنهادی به حداقل رساندن تعداد اینورترها در ساختار آنها می‌باشد.



شکل ۲. الف) بلوک دیاگرام مدارهای پیشنهادی ۱- و پیشنهادی ۲- (ج و د) شماتیک‌های ترانزیستوری. Figure 2. (a) web) block diagram of suggested circuits-1 and suggested-2 (c and d) transistor schematics.



شکل ۳. شکل موج خروجی مدارهای پیشنهادی. Figure 3. The output waveform of the proposed circuits

جدول ۳: مقایسه مشخصات بین تفریق کننده های تقریبی

Table 3: Comparison of specifications between approximate subtractors

Name	Tran. Count	Nu. of Errors	Technique	Tran. Level	Gate Level (VHDL)	Using Inverter at In/Out	Total Number of Inverter at In/Out
AXSC1 [۶]	۸	۲	TG	YES	NO	Yes/No	۱
AXSC2 [۶]	۸	۲	TG	YES	NO	Yes/No	۲
AXSC3 [۶]	۱۲	۲	TG	YES	NO	Yes/No	۲
AXS1 [۹]	۱۴	۲	CMOS	YES	NO	Yes/Yes	۲
AXS2 [۹]	۱۴	۲	CMOS	YES	NO	Yes/Yes	۲
AXS3 [۹]	۱۲	۲	CMOS	YES	NO	Yes/Yes	۲
ICS1 [۳]	۲۸	۱	CMOS	YES	NO	Yes/Yes	۳
ICS2 [۳]	۲۸	۱	CMOS	YES	NO	Yes/Yes	۳
ICS3 [۳]	۲۸	۱	CMOS	YES	NO	Yes/Yes	۳
Apps [۱۰]	۲۲	۴	CMOS	NO	YES	Yes/Yes	۳
SAPSC1 [۱۱]	۴۴	۱	CMOS	NO	YES	Yes/Yes	۵
SAPSC2 [۱۱]	۲۶	۲	CMOS	NO	YES	Yes/Yes	۲
SAPSC3 [۱۱]	۱۴	۳	CMOS	NO	YES	Yes/Yes	۲
SAPSC4 [۱۱]	۱۸	۳	CMOS	NO	YES	Yes/Yes	۳
SAPSC5 [۱۱]	۱۴	۵	CMOS	NO	YES	Yes/Yes	۲
SAPSC6 [۱۱]	۶(No B _{in})	۴	CMOS	NO	YES	No/Yes	۱
Proposed-1	۱۰	۴	GDI	Yes	No	Yes/No	۲
Proposed-2	۱۲	۴	GDI	Yes	No	Yes/No	۲

۳- نتایج شبیه سازی

در این مقاله از مدل فشرده سازگار با SPICE ۳۲ نانومتری استفاده شده است [۱۵]. همچنین از ابزار Synopsys HSPICE-H- 64-BIT 2013.03-SP2 با CNFETs Verilog-A Model v. 2.1.1 دانشگاه استنفورد برای شبیه سازی استفاده شده است. پارامترهای شبیه سازی فناوری مطابق با [۱۵] می باشد. برای شرایط ثابت شبیه سازی، بردار کایرالیته و تیوب به ترتیب به صورت (۳۸، ۰) و ۱۰ برای هر ترانزیستور تنظیم می شوند. در این حالت، $DCNT=2.97$ نانومتر و V_{th} برابر 0.144 ولت می باشد. برای ارائه یک مقایسه منصفانه بین تمام مدارهای پیشنهادی و مرجع، پارامترهای شبیه سازی مطابق [۱۵] در نظر گرفته می شوند. میانگین مصرف برق از 0.1 نانوانیبه تا دو دوره تحت فرکانس کاری 500 مگاهرتز برای هر دو شبیه سازی مونت کارلو و قابلیت بارگزاری محاسبه می شود. همچنین تمامی مسیرهای موجود از ورودی تا خروجی در نظر گرفته شده و بدترین نتایج مسیر تاخیر گزارش می شود. هنگامی که سیگنال های ورودی و خروجی به نصف V_{DD} نزدیک می شوند، تاخیر محاسبه می شود. همچنین PDP از رابطه ۶ و PDAP از رابطه ۷ معیارهای مهمی برای بررسی مدارهای تقریبی هستند.

$$PDP(fJ) = \text{Average Power (uw)} \times \text{Worst case Delay (ns)} \quad (6)$$

$$PDAP = PDP \times \text{Number of Transistor} \quad (7)$$


با استفاده از MCM^۴ با ۱۰۰ اجرا، که پارامترهای بسیار مهمی در ساختار فیزیکی CNFETها هستند، از آنها برای بررسی پایداری مدارها در برابر خرابی های احتمالی ساخت استفاده می شود و تغییرات تیوبها و مراحل ترانزیستورها را آشکار می کند [۱۵]. در این راستا تعداد تیوبها با تغییرات برابر $10 \pm$ برابر ۲۰ در نظر گرفته می شود در حالی که مراحل پیچها ۱۶ نانومتر با تغییرات $6 \pm$ نانومتر تعیین می شود. نتایج شبیه سازی بر حسب حداکثر، حداقل، میانگین و انحراف معیار می باشد.

¹ Chirality Vectors And CNT Diameters (D_{CNTS})


² Power-Delay-Product (PDP)

³ Power-Delay Product Area (PDAP)


⁴ Monte Carlo method (MCM)




(الف)



(ب)



(ج)



نتایج

شکل ۴.


مونت کارلو برای تفریق کننده های تقریبی در مقابل حداکثر، حداقل و میانگین برای الف) توان متوسط، ب) تأخیر در بدترین حالت، ج) بدترین PDP، د) میانگین PDAP، و (د ه ر ز) انحراف معیار توان، تأخیر و PDP.

Figure 4. Monte Carlo results for approximate subtractors versus maximum, minimum, and average for a) average power, b) worst-case delay, c) worst-case PDP, d) average PDAP, and (d) Standard deviation of power, delay and PDP.

باتوجه به اینکه نتایج شبیه سازی در شکل ۴ نشان داده شده است، مشاهده می شود که AXSC2 به دلیل ساختار ساده، نتایج بهتری نسبت به طرح های پیشنهادی دارد. مطابق شکل ۴ (ب) مربوط به بدترین حالت تأخیر، مدار پیشنهادی ۱ و مدار پیشنهادی ۲ کمترین میزان تأخیر را دارند. مدار پیشنهادی ۱ با مقادیر توان ۰/۱۰۲، ۰/۱۰۱ و ۰/۱ میکرووات به عنوان حداکثر، حداقل متوسط، و مدار پیشنهادی ۲ با مقادیر توان ۰/۱۲۴۴ میکرووات، ۰/۱۲۴۳ میکرووات و ۰/۱۲۴ میکرووات به عنوان حداکثر، حداقل و میانگین تفاوت معنی داری با AXSC2 دارند. ، به ترتیب. در مقابل، AXS1-AXS3 به دلیل استفاده از ترانزیستورهای متعدد، مصرف انرژی بالایی را نشان می دهد که منجر به تعداد زیادی گره داخلی در سلول های DGC می شود. با توجه به نتایج شبیه سازی مدار AXSC1 به دلیل ساختار خود بیشترین میزان تأخیر را دارد. زیرا دو گیت که خروجی ها را تولید می کنند به سیگنال های ضروری تولید شده توسط گیت XOR اعمال می شوند.

مطابق شکل ۴ (ج و د)، طرح های پیشنهادی از نظر PDP و PDAP در مقایسه با بقیه مدارها، به خصوص AXSC2 که نزدیک ترین رقیب آنها است، تفاوت های قابل توجهی دارند. تفاوت در مقدار PDAP مدار پیشنهادی ۱ در مقایسه با AXSC2 حدود ۴۳/۷۲ درصد است، حتی اگر دو ترانزیستور بیشتر از AXSC2 دارد. نتایج به دست آمده از نظر انحراف معیار توان، تأخیر و PDP کارایی طرح های پیشنهادی را تایید می کند. با توجه به اینکه تفریق کننده های تقریبی سلول های اصلی مدار تقسیم کننده را تشکیل می دهند، بهتر است این مدارها را در تقسیم کننده ها بررسی کنیم. در اینجا، خروجی های مختلف FO با اعمال بافرها به ورودی ها (۱ بافر) و اینورترها به خروجی سلول ها (۴، ۸ یا ۱۶) به صورت موازی بر اساس FO4، FO8 و FO16 در نظر گرفته می شوند [۲۸]. پارامترهای مهم PDP و PDAP در شکل ۵-الف و ۵-ب نشان داده شده است.

¹ Fan Out (FO)



شکل ۵. نتایج Fan-out در مقابل سلول‌های تقریبی مختلف برای (الف و ب) PDP, PDAP
 Figure 5. Fan-out results against different approximate cells for (a and b) PDAP, PDP

از نتایج به دست آمده می‌توان دریافت که طرح‌های پیشنهادی برای سازه‌های پیچیده‌تر مانند جداکننده‌ها مناسب هستند. همانطور که در شکل ۵-الف نشان داده شده است، مقدار PDP مدار پیشنهادی اول $1/68$ است که عملکرد بهتر این مدار را در مقایسه با مدارهای دیگر نشان می‌دهد. AXSC2 که از نظر نتایج شبیه‌سازی نزدیک‌ترین نتایج را به طرح‌های پیشنهادی دارد، مصرف انرژی بالاتری در حدود $43/24$ درصد نسبت به مدار پیشنهادی ۱ دارد. برای PDAP نیز شرایط یکسانی در طول FO به دست آمده است زیرا طرح‌های مذکور دارای مساحت یکسانی هستند. نتایج PDP و PDAP برحسب NMED نشان داده شده در شکل ۵ برای بررسی بهتر مدارها در نظر گرفته شده است. NMED با توجه به نتایج ارائه شده در جدول ۲ و جدول ۳ بر اساس NMED در مقابل PDP در نظر گرفته می‌شود. همانطور که مشاهده می‌شود، NMED در مقابل PDP مدار پیشنهادی ۱ و مدار پیشنهادی ۲ پایین‌ترین مقادیر PDP و NMED هستند که برای کاربردهای با حساسیت بالا مناسب هستند. هم‌چنین مدارهای پیشنهادی دارای بالاترین NMED و بهترین PDAP هستند. یکی از دلایلی که طرح‌های پیشنهادی با مدارهای AXS2 و AXSC2 مقایسه شده‌اند این است که این مدارها نتایجی نزدیک به مدارهای پیشنهادی دارند همانطور که در شکل ۵ (الف) و (ب) نشان داده شده است. با این حال، بقیه مراجع تفاوت‌های قابل توجهی در مقایسه با سلول‌های پیشنهادی دارند. مقایسه جامع طرح‌ها و مراجع پیشنهادی در جدول ۵ آورده شده است.

جدول ۴. مقادیر توان، تاخیر، PDP و PDAP مدارهای مرجع پیشنهادی.

Name	Power	Delay	PDP	Tran. Count	PDAP
AXSC1 [۶]	۷۰/۳۷۱	۰/۶۲۳۲	۳۶/۴۳۸	۸	۲۹۱/۵
AXSC2 [۶]	۶۶/۷۸۷	۰/۳۱۶۲	۲۱/۱۱۸	۸	۱۶۸/۹
AXSC3 [۶]	۶۹/۴۱۲	۰/۳۱۵۴	۲۱/۸۹۲	۱۲	۲۶۲/۷
AXS1 [۹]	۱۱۵/۳۱	۰/۴۲۷۱	۴۹/۲۴۸	۱۴	۲۸۹/۴
AXS2 [۹]	۹۷/۹۱۲	۰/۵۱۴۷	۵۰/۳۹۵	۱۲	۶۰۴/۷
AXS [۹]	۶۲/۲۹۶	۰/۳۷۰۵	۲۳/۰۸۰	۲۸	۶۴۶/۲
ICS1 [۳]	۱۳۰/۲۱	۰/۳۵۸	۴۶/۶۱	۲۸	۱۳۰۴/۸
ICS2 [۳]	۶۸/۳۵۱	۰/۲۸۲	۱۹/۱۳	۲۸	۵۵۵/۶
ICS3 [۳]	۶۷/۶۹۲	۰/۲۵۲	۱۶/۹۲۳	۲۸	۴۷۲/۸
Apps [۱۰]	۹۳/۲۶	۰/۳۰۷۵	۲۸/۶۷۷	۲۲	۶۳۰/۷
SAPSC3 [۱۱]	۷۱/۰۵	۰/۳۳۵	۲۳/۸۰	۱۴	۳۳۳/۲
SAPSC4 [۱۱]	۷۵/۶۹	۰/۴۵	۳۴/۰۶	۱۸	۶۱۳
Proposed-1	۸۷/۶۵	۰/۱۲۲	۱۰/۵۱	۱۰	۱۰۵/۱
Proposed-2	۹۱/۰۲	۰/۱۴	۱۲/۷۴	۱۲	۱۵۲/۸

۴- نتیجه گیری

در این مقاله دو تفریق کننده تقریبی جدید ارائه و تحلیل شده است. طرح‌های پیشنهادی مبتنی بر تکنیک ورودی انتشار گیت (GDI) همراه با تکنیک آستانه دینامیکی (DT) با استفاده از فناوری ترانزیستورهای اثر میدانی نانولوله‌های کربنی (CNTFETs) ۳۲ نانومتری است. این تفریق کننده‌ها سلول‌های تقسیم کننده اصلی را تشکیل می‌دهند که در پردازش تصویر استفاده می‌شوند. طرح‌های پیشنهادی دارای ۴ خطا با پیچیدگی بسیار کم هستند. شبیه‌سازی تغییرات شامل تغییرات مونت کارلو و fanout انجام شده و نتایج صحت روابط ریاضی توان و تاخیر و PDP را تایید می‌کند. از نظر صرفه‌جویی در تولید متوسط توان تاخیر (PDP)، مدار پیشنهادی ۱ و مدار پیشنهادی ۲ عملکرد بهتری دارند. مطالعات مختلف با طرح‌های ارائه شده مقایسه شده و اثربخشی طرح‌های پیشنهادی در شرایط مختلف بدون کاهش ولتاژ خروجی تایید می‌شود که به دلیل استفاده از (DT) در اجرای آنها می‌باشد.

مراجع

- [1] W. Liu, F. Lombardi and M. Shulte, "A Retrospective and Prospective View of Approximate Computing [Point of View]," in *Proceedings of the IEEE*, vol. 108, no. 3, pp. 394-399, March 2020, doi: 10.1109/JPROC.2020.2975695.
- [2] H. Jiang, F. J. H. Santiago, H. Mo, L. Liu and J. Han, "Approximate Arithmetic Circuits: A Survey, Characterization, and Recent Applications," in *Proceedings of the IEEE*, vol. 108, no. 12, pp. 2108-2135, Dec. 2020, doi: 10.1109/JPROC.2020.3006451.
- [3] A. Sadeghi, R. Ghasemi, H. Ghasemian and N. Shiri, "High Efficient GDI-CNTFET-Based Approximate Full Adder for Next-Generation of Computer Architectures," in *IEEE Embedded Systems Letters*, vol. 15, no. 1, pp. 33-36, March 2023, doi: 10.1109/LES.2022.3192530.
- [4] M. Rafiee, Y. Sadeghi, N. Shiri and A. Sadeghi "An approximate CNTFET4:2 compressor based on gate diffusion input and dynamic threshold," *Electron. Lett.*, vol. 57, pp. 650-652, 2021, . doi: 10.1049/ell2.12221.
- [5] A. Gorantla and P. Deepa, "Design of Approximate Subtractors and Dividers for Error Tolerant Image Processing Applications," *J Electron Test*, vol. 35, pp. 901-907, 2019, doi: 10.1007/s10836-019-05837-5.
- [6] L. Chen, J. Han, W. Liu and F. Lombardi, "On the Design of Approximate Restoring Dividers for Error-Tolerant Applications," in *IEEE Transactions on Computers*, vol. 65, no. 8, pp. 2522-2533, Aug. 2016, doi: 10.1109/TC.2015.2494005.

- [7] F. Sabetzadeh, M. H. Moaiyeri and M. Ahmadinejad, "A Majority-Based Imprecise Multiplier for Ultra-Efficient Approximate Image Multiplication," in *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 66, no. 11, pp. 4200-4208, 2019, doi: 10.1109/TCSI.2019.2918241.
- [8] H. Jiang, L. Liu, F. Lombardi and J. Han, "Adaptive approximation in arithmetic circuits: A low-power unsigned divider design," in *Design, Automation Test in Europe Conference Exhibition (DATE)*, March 2018, pp. 1411-1416, doi: 10.23919/DATE.2018.8342233.
- [9] F. Bahrami, N. Shiri and F. Pesaran, "An efficient Imprecise 4:2 Compressor Using Gate Diffusion Input Supplemented with Dynamic Threshold," *Journal of Southern Communication Engineering*, vol. 13, no. 50, pp. 1-10, 2023, doi: 10.30495/jce.2023.1987535.1203 [in Persian].
- [10] T. Rashedzadeh, S.M. Riyazi and N. Cheraghi Shirazi, "Analysis of the effect of changes of FINs Architectural on FINEFET Drain current and on Average Power Dissipation and Propagation Delay in the Hybrid-CMOS full adder," *Journal of Southern Communication Engineering*, vol. 10, no. 40, pp. 25-36, Jun. 2021 [in Persian].
- [11] M. Sayyaf, A. Ghasemi and R. Hamzehyan, "Design of Low Power Single-Bit Full-Adder Cell Based on Pass-Transistor Logic," *Journal of Southern Communication Engineering*, vol. 13, no. 49, pp. 105-112, 2022, doi: 10.30495/jce.2022.692834 [in Persian].
- [12] K. M. Reddy, M. H. Vasantha, Y. B. Nithin Kumar and D. Dwivedi, "Design of Approximate Dividers for Error Tolerant Applications," *IEEE International Midwest Symposium on Circuits and Systems (MWSCAS)*, 2018, pp. 496-499, doi: 10.1109/MWSCAS..8623909.
- [13] R. Ferreira, M. Leme, M. Corrêa, L. Agostini, C. Diniz and B. Zatt, "Approximate Subtractor Operator for Low-Power Video Coding Hardware Accelerators," *IEEE International Conference on Electronics, Circuits and Systems (ICECS)*, 2019, pp. 426-429, doi: 10.1109/ICECS46596.2019.8964783.
- [14] K. V. Krishnan, A. Satish and P. R. Krishnan, "Design of energy efficient approximate subtractors and restoring dividers for error tolerant applications," *Microelectronics Journal*, vol. 131, p. 105668, 2023, doi: 10.1016/j.mejo.2022.105668.
- [15] N. Shiri, A. Sadeghi, M. Rafiee and M. Bigonah, "SR-GDI CNTFET-based magnitude comparator for new generation of programmable integrated circuits," *International Journal of Circuit Theory and Application*, 2022, pp. 1- 26, doi: 10.1002/cta.3251.
- [16] M. Rafiee, N. Shiri and A. Sadeghi, "Low-Power and Fast-Swing-Restoration GDI-Based Magnitude Comparator for Digital Images Processing," *Circuits Syst Signal Process*, vol. 41, pp. 4848-4885, 2022, doi: 10.1007/s00034-022-01997-6.
- [17] M. Mirzaei and S. Mohammadi, "Process variation-aware approximate full adders for imprecision-tolerant applications," *Computers & Electrical Engineering*, vol. 87, 2020, p. 106761, doi: 10.1016/j.compeleceng.2020.106761.
- [18] A. Morgenshtein, A. Fish and I. A. Wagner, "Gate-diffusion input (GDI): a power-efficient method for digital combinatorial circuits," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 10, no. 5, pp. 566- 581, 2002, doi: 10.1109/TVLSI.2002.801578.
- [19] A. Sadeghi, N. Shiri and M. Rafiee, "High-Efficient, Ultralow-Power and High-Speed 4:2 Compressor with a New Full Adder Cell for Bioelectronics Applications," *Circuits Syst Signal Process*, vol. 39, pp. 6247-6275, 2020, doi: 10.1007/s00034-020-01459-x.
- [20] M. Rafiee, F. Pesaran, A. Sadeghi and N. Shiri, "An efficient multiplier by pass transistor logic partial product and a modified hybrid full adder for image processing applications," *Microelectronics Journal*, vol. 118, 2021, p. 105287, doi: 10.1016/j.mejo.2021.105287.
- [21] G. Hills, C. Lau and A. Wright, "Modern microprocessor built from complementary carbon nanotube transistors," *Nature*, vol. 572, pp. 595-602, 2019, doi: 10.1038/s41586-019-1493-8.

- [22] H. Jiang, C. Liu, L. Liu, F. Lombardi and J. Han, "A review, classification, and comparative evaluation of approximate arithmetic circuits," *ACM J Emerg Technol Comput Syst. (JETC)*, vol. 13, no. 4, p. 60, 2017, doi:10.1145/3094124.
- [23] A. Darabi, M.R. Salehi and E. Abiri, "One-sided 10T static-random access memory cell for energy efficient and noise-immune internet of things applications," *International Journal of Circuit Theory and Applications*, 2022, doi: 10.1002/CTA.3408.
- [24] A. T. Mahani and P. Keshavarzian, "A novel energy-efficient and high speed full adder using CNTFET," *Microelectronics Journal*, vol. 61, pp. 79-88, 2017, doi: 10.1016/j.mejo.2017.01.009.
- [25] E. Adams, S. Venkatachalam and S. -B. Ko, "Approximate Restoring Dividers Using Inexact Cells and Estimation From Partial Remainders," in *IEEE Transactions on Computers*, vol. 69, no. 4, pp. 468-474, April 2020, doi: 10.1109/TC.2019.2953751.
- [26] F. Pooladi, F. Pesaran and N. Shiri. "Efficient GDI- based approximate subtractors for change detection in bio-image processing applications." *Microelectronics Journal* , vol. 135 , p. 105757, May 2023, doi: 10.1016/j.mejo.2023.105757.
- [27] F. Bahrami, N. Shiri and F. Pesaran, "A New Approximate Sum of Absolute Differences Unit for Bioimages Processing," *IEEE Embedded Systems Letters*. 2023, doi: 10.1109/LES.2023.3245020.
- [28] F. Bahrami, N. Shiri and F. Pesaran, "Imprecise Subtractor Using a New Efficient Approximate-Based Gate Diffusion Input Full Adder for Bioimages Processing," *Computers and Electrical Engineering*, vol. 108, p. 108729, 2023, doi: 10.1016/j.compeleceng.2023.108729.

COPYRIGHTS

©2024 by the authors. Published by the Islamic Azad University Bushehr Branch. This article is an open-access article distributed under the terms and conditions of the Creative Commons Attribution 4.0 International (CC BY 4.0) <https://creativecommons.org/licenses/by/4.0>

