

## بهینه کردن خطینگی واثر هارمونیک سوم در تقویت کننده های کم نویز با گستره بسامدی پهن در تکنولوژی ۱۳۰ نانومتر CMOS با استفاده از اثر بدنه

رویا ملاکی<sup>۱</sup>، سید محمد علی ریاضی<sup>۲\*</sup>، نجمه چراغی شیرازی<sup>۳</sup>

۱: دانشجوی کارشناسی ارشد رشته الکترونیک، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران roya\_mallaki@yahoo.com

۲: استادیار گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران coactstudent@yahoo.com

۳: استادیار گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران nch\_shirazi@yahoo.com

تاریخ دریافت: ۱۳۹۸/۷/۱۷ تاریخ پذیرش: ۱۳۹۹/۱۱/۱۷

### چکیده

در این مقاله یک تقویت کننده ی کم نویز فرا پهن باند با استفاده از تکنیک جدید به منظور بهینه کردن خطینگی و اثر هارمونیک مرتبه سوم ارائه شده است. تکنیک حذف اعوجاج مرتبه سوم با استفاده از اثر بدنه ترانزیستور در یک تقویت کننده ی دیفرانسیلی گیت مشترک، انجام شده است و این در حالی است که تقویت کننده بررسی شده نسبت به کار گذشته علاوه بر بهبود IIP3 توان مصرفی را بهبود داده است. برای شبیه سازی از ابزار Cadence IC Design و از تکنولوژی ۱۳۰ نانومتر استفاده شده است. شبیه سازی ها نشان می دهند که مدار به مقدار مینیمم عدد نویز ۳/۶۸dB و بهره ۱۹/۵۴dB رسیده است. همچنین مقدار توان مصرفی ۹ میلی وات بدست آمده است و این در حالی است که مدار از یک تغذیه ۱/۲ ولتی بهره می برد. همچنین IIP3 در فرکانس ۶GHz و فاصله ی دو تن ۲۰ MHz، ۹/۱۰dBm بدست آمده است. و همچون مقدار پارامتر شایستگی  $\frac{GHz}{mW}$  ۱۱۳/۶ می باشد.

واژه های کلیدی: تقویت کننده کم نویز، فرایه پهن باند، CMOS، IIP3، اثر بدنه.


### ۱- مقدمه

تقویت کننده کم نویز اولین بلوک در یک گیرنده مخابراتی پس از آنتن می باشد و نقش آن تقویت سیگنال ضعیف دریافتی توسط آنتن با افزودن حداقل نویز به آن و در نتیجه کاهش حداقلی نسبت سیگنال به نویز (SNR) است به نحوی که اثر طبقات دیگر بر روی سیگنال دریافتی را به حداقل رساند. عملکرد مناسب این بلوک می تواند تأثیر زیادی روی بلوک های بعدی و کل سیستم گیرنده بگذارد، به نحوی که به جرأت می توان گفت تقویت کننده کم نویزیکی از مهم ترین بخشها در یک گیرنده مخابراتی می باشد. تقویت کننده ی طراحی شده در اینکار در باند ۳ تا ۱۰ گیگاهرتز کار میکند. این باند یکی از باندهای پرکاربرد در سیستمهای مخابراتی محسوب میشود. با توجه به کاربرد باند در ارتباطات سیار و ثابت ماهواره های ماکروویو، مطالعات فضایی و همچنین رادارها به دلیل محدودیت انتقال امواج با توانهای بالا نیاز به طراحی یک تقویت کننده کم نویز در این باند فرکانسی با مشخصات بهینه و پهنای باند مناسب محسوس است. همچنین استفاده از رادارها در فرکانسهای پایینتر به دلیل بزرگ بودن اندازه آنتن کاهش مییابد، تاکنون روش های بسیار زیادی برای خطی سازی LNA ها ارائه شده است که انطباق مشتقی [5,6]، تزریق IM2 [7]، حذف نویز و اعوجاج [1,2,8] و پس اعوجاج [9]، روش هایی هستند که در دسته بندی طرح فیدفوروارد قرار می گیرند. روش انطباق مشتقی از ناخطسانی یک ترانزیستور اضافی به منظور حذف ناخطسانی ترانزیستور اصلی استفاده می کند که شامل کار کردن ترانزیستورهای MOS در ناحیه ترایود [10] یا در ناحیه ی وارونگی ضعیف می باشد [11,12]. یکی از معایب روش انطباق مشتقی نا انطباقی در پروسه ی ساخت می باشد. به علت نا انطباقی پروسه ی ساخت میان ترانزیستورها باعث می شود که مشتق مرتبه دوم ترانزیستورها از هم فاصله گرفته و به طور کامل یکدیگر را حذف نکنند. از طرفی به علت اینکه مدار تفاضلی است، در یک طرف، حذف IM3 به خوبی صورت می

گیرد و در طرف دیگر این حذف به خوبی انجام نمی شود. ادامه ی روند مقاله به این صورت است که در بخش ۲ خلاصه ای از کار گذشته و مدار طراحی شده بیان می شود. در بخش سوم تکنیک حذف اعوجاج مرتبه سوم با استفاده از اثر بدنه بررسی می شود. در بخش چهارم نتایج شبیه سازی و مقایسه پارامترهای مدار ارائه شده با کارهای گذشته گزارش شده است. در بخش پنجم نتیجه گیری از طراحی صورت گرفته، ارائه خواهد شد.


## ۲- بهبود خطینگی و بررسی تکنیک ارائه شده

بهرتر است اول به بررسی مدار ارائه شده در مقاله ی مرجع پرداخته شود، تا ایده ی اصلی مشخص شود. ابتدا مدار ارائه شده که در مرجع [3] گزارش شده است را در شکل ۱ در نظر بگیرید. شکل در واقع مدار متداول یک LNA با پهنای باند بسیار وسیع است که از ترانزیستورهای ( $M_1, M_2, M_3, M_4$ ) گیت مشترک در ورودی خود استفاده می کند و از دو خازن Off-chip به منظور جداسازی سطح DC از AC در ورودی استفاده کرده است. لازم به ذکر است که سلف های LS و LD در واقع سلف های ON-Chip یا داخل تراشه می باشند.




شکل ۱: مدار تقویت کننده کم نویز مرجع [3]

اگر به شکل ۱ نگاه کنیم ترانزیستورهای ( $M_5, M_6, \dots$ ) در واقع برای بهبود خطینگی و عدد نویز به قسمت اصلی شکل اضافه شده است. که در واقع از ۴ ترانزیستور M5 الی M8 استفاده کرده است. با استفاده از این ۴ ترانزیستور (اگر مدار تفاضلی را به صورت نیم مدار نگاه کنیم) ۳ مسیر برای جاری شدن سیگنال RF از ورودی به خروجی وجود دارد. مسیر اولیه که همان مسیر سیگنال مدار متداول است. اما مسیر دوم از طریق ترانزیستور M7,8 و مسیر بعدی از طریق ترانزیستور M5,6 می باشد که سیگنال ورودی این مسیر از طریق ترانزیستورهای M1,2 که حد فاصل ترانزیستورهای M1,2 و ترانزیستورهای کسکود می باشد، نشات می گیرد. اگر مدل AC مدار شکل ۱، به صورت شکل ۲ نشان داده شده است. در واقع مدل AC مدار کار ما را برای بررسی نویز و پارامتر IIP3 مدار راحتتر می کند.



شکل ۲: مدل AC مدار شکل ۱

در ابتدا برای بررسی IIP3 باید نمایشی از IM3 یا اعوجاج های مرتبه سوم ناشی از هر ترانزیستور داشته باشیم که در شکل ۳ نشان داده شده است. همانطور که در شکل نشان داده شده است، مدار به صورت نیم مدار ترسیم شده است و در کنار منبع جریان وابسته به ولتاژ گیت-سورس هر ترانزیستور، یک مدل از منبع جریان IM3 نمایش داده شده است.



شکل ۳: مدل نیم مدار AC شکل ۲

بنابراین با توجه شکل ۳ سه نوع جریان از سیگنال RF ورودی در خروجی جاری می شود،  $i_{IM1,NL}$ ،  $i_{IM6,NL}$  و  $i_{IM8,NL}$  که با جمع شدن این سه جریان در خروجی که  $i_{out+}$  را تشکیل می دهند، این سه جریان به مقاومت موجود در خروجی مدار شکل ۱ اضافه شده و معادله ای از ولتاژ خروجی که حاصل مراتب اول و سوم جریان ترانزیستورها می باشد را تشکیل می دهد. اما با توجه به اینکه در مقاله ی [3]، هدف حذف ناخطسانی های مرتبه سوم می باشد، می توان این معادله را تنها شامل مراتب سوم بیان کرد که این معادله بصورت زیر بیان شود.

$$V_{out+,IM3} = -\left(\frac{i_{IM3,1}}{2}\right) \left(1 + \left(\frac{g_{m6}}{g_{m1,2}} + \frac{g_{m8}}{g_{m1,2}}\right)\right) + i_{IM3,6} + i_{IM3,8} \quad (1)$$

طبق معادله ۱ سه نوع مولفه ی IM3 در مدار دیده می شود که باید آن ها را حذف کرد. طبق گفته ی مقاله مرجع [3]، دو مولفه ی  $i_{IM3,6}$  و  $i_{IM3,8}$  به وسیله ی روش انطباق مشتقی از یکدیگر حذف می شوند.


### ۳- مدار LNA پیشنهادی

با توجه به روش مشتق انطباقی می توان با بایاس کردن ترانزیستورهای M6,5 شکل ۱ در وارونگی قوی و ترانزیستورهای M8,7 در وارونگی ضعیف، نسبت به حذف دو مولفه ی  $i_{IM3,6}$  و  $i_{IM3,8}$  اقدام کرد. حذف دو مولفه  $i_{IM3,6}$  و  $i_{IM3,8}$ ، یک نتیجه را در بر دارد و آن این است که gm ترانزیستورهای M6,5 نسبت به ترانزیستورهای M8,7 بزرگتر است. حذف بخش  $i_{IM3,1}$  در واقع زمانی صورت می گیرد که معادله  $i_{IM3,1}$  برابر با صفر باشد. با صفر قرار دادن آن معادله ی زیر بدست می آید:

$$g_{m1,2,8} = g_{m1,2} \left(1 + \frac{g_{m5,6}}{g_{m3,4}}\right) \quad (2)$$

ایده طراحی مدار جدید بر اساس ادغام دو ترانزیستور M5 و M7 در سمت چپ و M6 و M8 در سمت راست مدار می باشد. این ادغام به این مفهوم است که از ترانزیستوری استفاده شود که دارای دو گیت باشد. انجام چنین کاری نه تنها باعث افزایش خطینگی مدار می شود، بلکه باعث می شود توان مصرفی تا حد قابل توجهی کاهش یابد.

ترانزیستور های ماسفت در عمل دارای یک گیت هستند و حال موضوع این هست که چگونه می توان از یک ترانزیستور ماسفت به جای دو ترانزیستور ماسفت استفاده کرد. ماسفت در واقع عنصری با چهار پایه است که همانطور که پایه ی بدنه از لحاظ ساختاری هیچ تفاوتی با گیت ندارد. همانطور که ولتاژ گیت-سورس جریانی را در درین ایجاد می کند، ولتاژ بدنه نیز جریانی را در خروجی ایجاد می کند. که هر کدام دارای یک ترانسانایی می باشند. در نتیجه می توان پایه ی بدنه ی ترانزیستور را به عنوان گیت دوم در نظر گرفت و ترانزیستور NMOS را به عنوان ترانزیستوری با دو گیت دانست. با توجه به این موضوع می توان مدار شکل ۱ را اصلاح کرد و آن را به صورت شکل ۴ نشان داد.



شکل ۴: مدار LNA پیشنهادی

با توجه به این موضوع معادله ی ۲ به صورت معادله ی زیر تغییر می کند:

$$g_{mb5,6} = g_{mr1,2} \left( 1 + \frac{g_{m5,6}}{g_{m3,4}} \right) \quad (3)$$


معادله ی فوق بیان می کند، تنها ترانسانایی ترانزیستورهای M7 و M8، با ترانسانایی بدنه ترانزیستورهای M5 و M6 جایگزین شده اند و در واقع روند حذف IM3 همانند پیشین می باشد که اینبار با استفاده از بایاس بدنه می توان بر روی مقدار  $g_{mb5,6}$  کنترل داشت. قسمت بعدی نتایج شبیه سازی مدار ارائه شده را نشان خواهد داد.

#### ۴- نتایج شبیه سازی های انجام شده


شبیه سازی مدار ارائه شده با استفاده از تکنولوژی ۱۳۰ nm در نرم افزار Cadence IC Design انجام گرفته است. شبیه سازی ها نشان می دهد که مقدار میانگین بهره (S21) در پهنای باند ۳ الی ۱۰ گیگاهرتز برابر با ۱۹/۵۴ dB می باشد. مقدار منحنی S21 در کل باند مذکور در شکل ۵ نشان داده شده است. همچنین مقدار S11 در کل باند هدف کمتر از ۱۰/۵ dB می باشد، که منحنی این پارامتر در شکل ۶ نشان داده شده است.

مقدار عدد نویز بدست آمده در شکل ۷ نشان داده شده است که کمترین مقدار عدد نویز بدست آمده در باند (۳ GHz تا ۱۰ GHz) برابر با ۳/۶۸ dB می باشد.


بهینه کردن خطینگی و اثر هارمونیک سوم در تقویت کننده های کم نویز با گستره بسامدی پهن ...




شکل ۵: مقدار S21 در تکنولوژی ۱۳۰ نانومتر



شکل ۶: مقدار S11 در تکنولوژی ۱۳۰ نانومتر



شکل ۷: مقدار NF در تکنولوژی ۱۳۰ نانومتر مدار پیشنهادی



شکل ۸: مقدار IIP3 در تکنولوژی ۱۳۰ نانومتر مدار پیشنهادی (کل باند)

علاوه بر پارامتر خطینگی چند مشخصه ی مهم دیگر LNA مورد نظر می باشد که باید به آنها توجه ویژه داشت. زیرا یک LNA طراحی شده در قیاس با LNA های گزارش شده در مقالات باید به صورت یک پکیج در نظر گرفته شود، تا قیاس عادلانه ای صورت گیرد. به عبارتی دیگر زمانی که یک LNA طراحی می شود، پارامترهایی همچون NF، S11، S21 و توان مصرفی باید مورد توجه قرار گیرند و همواره مقدار معقول خود را حفظ کنند. به همین منظور LNA همانند بسیاری از مدارهایی که در حوزه ی طراحی مدارات مجتمع طراحی می شود، دارای یک پارامتر شایستگی (FOM) می باشد. پارامتر FOM که استفاده شده در این مقاله به صورت زیر است:

$$FOM \left[ \frac{\text{GHz}}{\text{mW}} \right] = \frac{S_{21} \times BW[\text{GHz}] \times IIP3[\text{mW}]}{(F-1) \times P_D[\text{mW}]} \quad (4)$$

که دارای مقادیر توان مصرفی، فاکتور نویز (که عدد نویز در واقع ۱۰ برابر لگاریتم فاکتور نویز است)، IIP3، S21 و پهنای باند LNA می باشد.

جدول ۱: مقایسه شبیه سازی ها با کارهای گذشته

FOM	توان مصرفی (mW)	Delta	Kf	ولتاژ تغذیه (V)	IIP3(dBm)	NF(dB)	S21(dB)	S11(dB)	پهنای باند GHz	پروسه CMOS	مراجع
69.7	4.5	<1	>1	-	+9.1	4.6	8.2	< -10	1.3-12.3	180nm	JSSC'06 [4]
49.3	13.5	<1	>1	1.2	+5	2.7	13.5	< -11	2.6-10.7	180nm	IEICE Elex'08 [12]
58.5	1.4	<1	>1	1.2	+1.2	4	12	< -10	2.7-8.8	130nm	CTA'09 [13]
61.8	7.4	<1	>1	1.8	+1	1.9	13	< -10	2.2-12.2	130nm	T'MTT'13 [14]
15.8	8.6	<1	>1	1.2	-13.5	2.6	24	< -11.7	0.1-10	65nm	JSSC'13 [15]
30.6	18	<1	>1	1.8	-0.2	2.2	15.2	< -10	1-12.5	180nm	MWC. Lett.'14 [16]
79.4	14.8	<1	>1	1.2	+13.1	3.5	9.5	< -11.2	2.4-10.4	90nm	Mejo'15 [3] (مرجع)
426.93	9	<1	>1	1.2	+9.1	3.68	19.54	< -10	3-10	130nm	LNA ارائه شده

بالا بودن FOM به تنهایی کفایت بررسی طراحی مناسب را نمی دهد و مدار باید با کارهای پیشین از لحاظ پارامترها و علی الخصوص FOM قیاس شود تا برتری آن نسبت به کارهای گذشته بیشتر مورد توجه قرار گیرد. به همین منظور جدولی از مقایسه ی کار ارائه شده با کارهای پیشین ترتیب داده شده است تا قیاس به درستی صورت گیرد. این مقایسه در جدول ۱ نشان داده شده است. با توجه به شرایط فاصله ی فرکانسی یکسان میان دو تن، مقدار IIP3 مدار ارائه شده نسبت به کار پیشین مقداری برابر دارد و این در حالی است که این شرایط با حذف دو ترانزیستور از مدار پیشین و کاهش درصد زیادی توان مصرفی به انجام رسیده است.

## ۵- نتیجه گیری

در این مقاله به بررسی یک مدار LNA فرآپهن باند با خطینگی مرتبه سوم بالا به منظور کار در پهنای باند ۳ الی ۱۰ گیگاهرتز پرداخته شده است. در این مدار با استفاده از اثر بدنه ی ترانزیستور متداول که در بهبود IIP3، ایفای نقش داشته است، مقدار IIP3 و توان مصرفی به طور قابل ملاحظه ای بهبود داشته و مقدار S11 کمتر از -۱۰، کمترین عدد نویز برابر با ۳/۶۸ dB، میانگین S21 با بهره برابر با ۱۹/۵۴ dB می باشد. مقدار FOM بدست آمده  $112/36 \left( \frac{\text{GHz}}{\text{mW}} \right)$  می باشد. FOM نسبت به مقالات گذشته بهبودی ۸۰ درصدی داشته است.

## مراجع

- [2] D. Im, I.Nam, H.Kim and K.Lee, "A wideband CMOS low-noise amplifier employing noise and IM2 distortion cancellation for a digital TV tuner", *IEEE J.Solid-State Circuits*, vol. 44, no.3, pp.686–698, 2009.
- [3] B. Mazhab Jafari and M. Yavari, "A UWB CMOS low-noise amplifier with noise reduction and linearity improvement techniques," *Microelectronics J.*, vol. 46, no. 2, pp. 198–206, 2015.
- [4] S. Shekhar and J.S.Walling, D.J.Allstot, "Bandwidth extension techniques for CMOS amplifiers," *IEEE J.Solid-State Circuits*, vol.41, no.11, pp.2424–2438, 2006.
- [5] T.W.Kim, B.Kim and K.Lee, "Highly linear receiver front-end adopting MOSFET transconductance linearization by multiple gated transistors," *IEEE J. Solid- State Circuits*, vol.39, no.1, pp.223–229, 2004.
- [6] S. Lou, H.C.Luong, "A linearization technique for RF receiver front-end using second-order-intermodulation injection," *IEEE J. Solid-State Circuits*, vol.43, no.11, pp.2404–2412, 2008.
- [7] F.Bruccheri, E.A.M.Klumperink and B.Nauta, "Wide-band CMOS low-noise amplifier exploiting thermal noise canceling," *IEEE J. Solid-State Circuits*, vol.39, no.2, pp.275–282, 2004.
- [8] H. Zhang, X.Fan and E.Sanchez-Sinencio, "A low-power, linearized, ultra-wideband LNA design technique," *IEEE J. Solid-State Circuits*, vol.44, no.2, pp.320–330, 2009.
- [9] Y.S.Youn, J.H.Chang, K.J.Koh, Y.J.Lee and H.K.Yu, "A 2GHz 16dBm IIP3 low noise amplifier in 0.25 mm CMOS technology," in: *Proceedings of the IEEE ISSCC Digest Technical Papers*, 2003, pp.452–453.
- [10] V. Aparin and L.E.Larson, "Modified derivative super position method for linearizing FET low-noise amplifiers," *IEEE Trans. Microw.TheoryTec.*, vol.53, no.2, pp.571–581, 2005.
- [11] S. Ganesan, E.Sánchez-Sinencio and J.Silva-Martinez "A highly linear low noise amplifier," *IEEE Trans. Microw. Theory Tech nol.* Vol.54, no.12, pp.4079–4085, 2006.
- [12] N. Kim, V.Aparin, K.Barnett, C.Persico, "Acellular-band CDMA 0.25 mm CMOS LNA linearized using active post-distortion," *IEEE J. Solid-State Circuits*, vol.41, no.7, pp.1530–1534, 2006.
- [13] A. Mirvakili, M. Yavari and F.Raïssi "A linear current-reused LNA for 3.1–10.6GHz UWB receivers," *IEICE Electron.Express*, vol.5, no.21, pp.908–914, 2008.
- [14] J. Kaukuvuori, M.Kaltioikallio and J.Ryynänen "Analysis and design of common-gate low-noise amplifier for wideband applications," *Int.J.CircuitTheoryAppl.* pp.37257–37281, 2009.
- [15] P.-F.Ye, T.-S.Horng, J.-M.Wu "Two CMOS dual-feedback common-gate low-noise amplifiers with wideband input and noise matching," *IEEE Trans. Microw.Theory Technol.* vol.61, no.10, pp.3690–3699, 2013.
- [16] J.W.Park and B.Razavi, "Aharmonic-rejecting CMOS LNA for broadband radios," *IEEE J.Solid-State Circuits*, vol.48, no.4, pp.1072–1084, 2013.
- [17] Y. Lee, N. Seong, Y. Jang and J. Choi "Design of Folded-cascode UWB Low Noise Amplifier with Low Power Consumption", *International Conference on Advanced Communication Technology (ICACT)*, 2011, pp. 214-217.
- [18] M.S. Mehrjoo and M.Yavari "A new input matching technique for ultra-wideband LNAs," *IEICE Electron .Express*, vol.7, no.18, pp.1376–1381, 2010.
- [19] M.S. Mehrjoo and M.Yavari "A low power UWB very low noise amplifier using an improved noise reduction technique," *IEEE Int.CircuitsSyst.Symp.(ISCAS)*, 2011, pp.277–280.
- [20] G. Sapone and G.Palmisano "A 3–10-GHz low-power cmos low-noise amplifier for ultra-wide band communication," *IEEE Trans.Microw.Theory Technol.* vol.59, pp.678–686, 2011.
- [21] M. Khurram and S.M.Rezaul Hasan, "peaked noise matched gm-boosted 3.1–10.6GHz CGCMOS differential LNA for UWB WiMedia," *IET Electron.Lett.* vol.47, no.2, pp. 1346–1348, 2011.
- [22] J.-F.Chang and Y.-S.Lin "3.2–9.7 GHz ultra-wide band low-noise amplifier with excellent stop-band rejection," *IET Electron.Lett.* vol.48, pp.44–45, 2012.
- [23] J.M.Dores, E.C.Becerra-Alvarez, M.A.Martins, J.M.delaRosa and J.R.Fernandez, "Efficient biasing circuits strategies for inductorless wideband lownoise amplifiers with feedback", *Microelectron. J.*, vol.43, pp.714–720, 2012.
- [24] J. Shim, T.Yang and J.Jeong, "Design of lowpower CMOS ultra wideband lownoise amplifier using noise canceling technique," *Microelectron.J.*, vol.44, no.9, pp.821–826, 2013.
- [25] H. Alavi-Rad, S.Ziabakhsh and M.Yagoub "A 1.2V CMOS common-gate lownoise amplifier for UWB wireless communications," *J.CircuitsSyst.Comput.*, vol.22, pp.1–11, 2013.
- [26] Z. Li, L.Chen, Z.Wang, C.Wu, J.Cao, M.Zhang, C.Wang, Y.Liu and Z.Wang "Low-noise and high-gain wideband LNA with gm-boosting technique," *IET Electron. Lett.* Vol.49, no.18, pp.1126-1128, 2013.

## Use of Body Effect for Optimization of Linearity and 3rd Order Harmonic Effects in Wide Band Amplifiers in 130nm CMOS Technology

---

Roya Mallaki<sup>1</sup>, Mohammad Ali Riazi<sup>2\*</sup>, Najmeh Cheraghi Shirazi<sup>3</sup>

---

Electronic Engineering Department, Islamic Azad University, Bushehr Branch, Bushehr, Iran,  
coactstudent@yahoo.com

### **ABSTRACT:**

This paper presents a broadband low noise amplifier (Low Noise Amplifier is the first block in a post-antenna telecommunication receiver and its role is to amplify the weak signal received by the antenna by adding minimum noise to it, thereby minimizing signal-to-noise ratio (SNR). using a new technique to optimize the linearity and third order harmonic effect. The third order distortion elimination technique was performed using the transistor body effect in a common gate differential amplifier, while the amplifier investigated compared to previous work improved the power consumption in addition to IIP3. Cadence IC Design tools and 130 nm technology were used for the simulation. Simulations show that the circuit has reached a minimum noise value of 68.3 dB and a gain of 19.15 dB. It also has a power consumption of 9 mW, while the circuit uses a 1.2V power supply. IIP3 is also achieved at 6GHz at 20MHz, with a frequency of 1.9 dBm.

---

**KEYWORDS:** CMOS, IIP3, LNA