

## طراحی و پیاده‌سازی هم‌سطح دو مدار جمع کننده ۴-بیتی با انتشار رقم نقلی جدید مبتنی بر تکنولوژی

### آتوماتای سلولی کوانتومی

محسن وهابی\*<sup>(۱)</sup> میثم وهابی<sup>(۲)</sup> امیر صباغ ملا حسینی<sup>(۳)</sup> آزاده السادات عمرانی زرنندی<sup>(۴)</sup>

(۱) دانشگاه آزاد اسلامی، واحد علوم تحقیقات تهران (کرمان)، کرمان، ایران\*

(۲) دانشگاه آزاد اسلامی، واحد علوم تحقیقات تهران (کرمان)، کرمان، ایران

(۳) عضو هیئت علمی دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران

(۴) استادیار بخش مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه شهید باهنر، کرمان، ایران

تاریخ ارسال: ۱۴۰۰/۰۳/۳۱ تاریخ پذیرش: ۱۴۰۰/۰۶/۲۹

### چکیده:

با پیشرفت تکنولوژی و کاهش اندازه‌ها در حد نانو، ابزارهای با کارایی بالا در حوزه مدارات مجتمع طراحی شده‌اند. از جمله این تکنولوژی‌ها، آتوماتای سلولی کوانتومی (QCA) است که با خصوصیات منحصربه‌فردی همچون سرعت بالاتر و توان مصرفی کمتر نسبت به تکنولوژی CMOS، یک چشم‌انداز جدید را ارائه کرده است. از سوی دیگر طراحی کارآمد جمع کننده‌ها به‌عنوان پایه بسیاری از محاسباتی در مدارات دیجیتال، از اهمیت بسیار ویژه‌ای برخوردار است. از همین رو، در این مقاله به طراحی و پیاده‌سازی دو مدار تمام جمع کننده (FA) جدید پرداخته شده است. برای بررسی بهتر کارایی، اقدام به طراحی دو جمع کننده ۴ بیتی نموده‌ایم. سپس نتایج حاصل را با طراحی‌های قبلی مقایسه کرده‌ایم تا عملکرد طرح پیشنهادی مشخص گردد. جمع کننده‌های ۴ بیتی این تحقیقات به‌صورت هم‌سطح (تک لایه) طراحی شده‌اند و نسبت به طراحی‌های قبلی از نظر هزینه، تعداد سلول مصرفی، مساحت مصرفی، و تأخیر برتری قابل توجهی دارند.

کلمات کلیدی: آتوماتای سلولی کوانتومی، QCA، تمام جمع کننده، FA، RCA-bit ۴، هم‌سطح (تک لایه)

\*عهده‌دار مکاتبات:

محسن وهابی

نشانی: دانشگاه آزاد اسلامی، واحد علوم تحقیقات تهران (کرمان)، کرمان، ایران

پست الکترونیکی: [Mohsen.vahabi@iauk.ac.ir](mailto:Mohsen.vahabi@iauk.ac.ir) تلفن: ۰۳۴۳۲۴۵۴۳۲۸


## ۱- مقدمه:

با ترقی در مقیاس سایز، اندازه و دستیابی به ابعاد نانو و عدم پاسخگویی تکنولوژی اکتونی (تکنولوژی CMOS)، منجر به ساخت دیوایس‌هایی با کارایی بالا در مقیاس نانو و در حوزه مدارات مجتمع گردید. از جمله این تکنولوژی‌ها، اتوماتای سلولی کوانتومی (QCA) است که با خصوصیات منحصر به فرد، یک چشم‌انداز جدید را ارائه کرده است. از سوی دیگر جمع‌کننده‌ها یکی از اصلی‌ترین بلوک‌های محاسباتی استفاده شده در مدارات دیجیتال هستند؛ به گونه‌ای که طراحی و بهینه‌سازی آن‌ها از اهمیت بسیار ویژه‌ای برخوردار است [۱ و ۲]. معیارهای مشخصی برای طراحی بهتر مدارات تمام جمع‌کننده وجود دارد. مهم‌ترین معیار همان بهبود پارامترهای مداری است. از معیارهای دیگر می‌توان به توان مصرفی کم، سرعت بالا و سادگی مدار نام برد که خود این معیارها را می‌توان اجزایی از معیار کاربردی در نظر گرفت. یکی از کاربردهای بسیار ضروری تمام جمع‌کننده‌ها، استفاده در وسایل ارتباطی و محاسباتی است. با توجه به اینکه امروزه وسایل ارتباط جمعی قابل حمل بوده و کاملاً در دسترس قرار گرفته‌اند؛ دغدغه اصلی، افزایش طول عمر باطری و کاهش نیاز به شارژ مجدد است. افزایش عملکرد یک جمع‌کننده مستقیماً به بهبود پارامترهای مداری و پیشرفت عملکرد سیستم مربوط است. بنابراین بسیاری از محققان به دنبال روش‌هایی جهت کاهش مصرف توان می‌باشند. امروزه با افزایش فراگیر استفاده از وسایل الکترونیکی، نیاز به طراحی بهینه جمع‌کننده‌ها نیز بسیار اهمیت پیدا کرده است. هرچه جمع‌کننده‌ها ویژگی‌های کیفی و پارامتری بهتری داشته باشند تأثیر مستقیم آن در دستگاه مورد استفاده مشهود بوده و در نتیجه آن دستگاه با اقبال عمومی روبه‌رو خواهد شد. به همین دلیل ارائه ساختارهای جدید برای این مدارات مورد توجه طراحان مدارات مجتمع می‌باشد. از سوی دیگر از جمله عواملی که نشان‌دهنده کارایی و عملکرد خوب یک بلوک جمع‌کننده می‌باشد، استفاده از آن در مدارات بزرگ‌تر و کاربردی‌تر می‌باشد. برای نشان دادن کارایی و عملکرد بهتر طراحی تمام جمع‌کننده پیشنهادی این تحقیقات نسبت به طراحی‌های قبلی، اقدام به طراحی دو نمونه جمع‌کننده ۴ بیتی با این دو تمام جمع‌کننده پیشنهادی نموده‌ایم؛ سپس نتایج حاصل را با طراحی‌های قبلی مقایسه کرده‌ایم تا مزایای طراحی‌های پیشنهادی بیشتر و بهتر نمود پیدا کنند. در طراحی مدارات مرکب و پیچیده در تکنولوژی اتوماتای سلولی کوانتومی، چگونگی طراحی تقاطع سیم‌ها اهمیت زیادی دارد [۳ و ۴]. از سوی دیگر وجود تقاطع در طراحی باعث افزایش تأخیر می‌شود. در نتیجه ما در تحقیقات پیش رو جهت بهبود پارامترهای مداری سعی کرده‌ایم تا از کمترین تعداد تقاطع در طراحی‌های خود استفاده کنیم؛ که این خود باعث کاهش تعداد سلول‌های مصرفی، مساحت مصرفی و تأخیر می‌شود. از این رو جمع‌کننده ۴ بیتی این تحقیقات از بهترین نمونه‌های طراحی تاکنون می‌باشد. زیرا نه تنها به صورت هم‌سطح (تک لایه) طراحی شده بلکه طراحی‌های صورت گرفته با کمترین تعداد تقاطع عبوری بوده و نسبت به طراحی‌های قبلی از نظر تعداد سلول مصرفی، مساحت مصرفی، تأخیر و **Cost Function** برتری قابل توجهی دارد. بقیه این مقاله به شرح زیر ارائه شده است. در بخش ۲ (مبانی تحقیق)، یک مروری اجمالی بر معرفی پایه و اساس تکنولوژی QCA و نحوه کار و عملکرد تکنولوژی آن و سپس نگاهی به آثار قبلی پیرامون موضوع مطرح شده، ارائه شده است. در بخش ۳ (طراحی‌های پیشنهادی)، طراحی مدارات تمام جمع‌کننده پیشنهادی این تحقیقات ارائه شده، که سپس با این معماری‌ها به طراحی مدارات جمع‌کننده ۴ بیتی پرداختیم. در بخش ۴ (شبیه‌سازی و مقایسه نتایج)، با استفاده از جداول و نمودارها به مقایسه طراحی‌های پیشنهادی با طراحی‌های قبلی پرداخته‌ایم. در بخش ۵ (نتیجه‌گیری)، نتیجه‌گیری مقاله پیشه رو حاصل شده است.

## ۲- مبانی تحقیق:

### ۱-۲ اتوماتای سلولی کوانتومی (QCA):

اساس این تکنولوژی بر پایه سلول‌های QCA است و اساس سلول QCA این است که قادر به نشان دادن یک بیت منطقی با فضای اشغالی در مقیاس نانو می‌باشد. سلول‌های QCA در طراحی به صورت مربع نشان داده می‌شوند و هر سلول از ۴ حفره تشکیل شده که دو الکترون در داخل آن محبوس هستند و می‌توانند آزادانه بین حفره‌های حرکت کنند.




شکل (۱): ساختار سلول‌های QCA

با قرار گرفتن ۲ الکترون در ۴ حفره، ۶ حالت مختلف ایجاد می‌شود که به دلیل وجود نیروی دافعه کولمبی بین الکترون‌ها تمامی این حالات امکان‌پذیر نیست و این ۲ الکترون همواره در وضعیتی قرار می‌گیرند که بیشترین فاصله را از یکدیگر داشته باشند. بر اساس دافعه کولمبی ایجاد شده بین دو الکترون، الکترون‌ها درون حفره‌ها به صورت قطری قرار می‌گیرند که بیشترین فاصله را از هم دارند و قانون دافعه کولمبی برقرار است. در نتیجه دو ساختار ایجاد می‌شود که با دو ارزش منطقی "۰" و "۱" نشان داده می‌شوند؛ که ارزش منطقی "۰" مربوط به ساختار قطبی ۱- و ارزش منطقی "۱" مربوط به ساختار قطبی ۱+ می‌باشد. شکل (۱) نشان‌دهنده ساختار سلول‌های QCA می‌باشد [۵ و ۶].

### ۲-۲ فازهای کلاک QCA:

در تکنولوژی QCA از چهار فاز کلاک QCA تشکیل شده است، که در شکل (۲) نشان داده شده‌اند. همان‌گونه که در شکل مشاهده می‌شود، در فاز کلاک Switch ابتدا موانع پایین می‌باشند و سلول QCA در حالت بدون پلاریزاسیون قرار دارد و سلول QCA از سلول‌های اطرافش داده می‌گیرد. سپس موانع به تدریج بالا می‌آیند و سلول QCA بر اساس مقدار ارزشی درایوهای ورودی خود پلاریزه می‌شود. در انتهای این فاز کلاک، موانع به اندازه کافی برای جلوگیری از تونل زنی الکترونی بالا هستند. در فاز کلاک Hold، همچنان موانع بالا نگه‌داشته می‌شوند و سلول کاملاً پایدار است و داده‌ی خود را به سلول‌های اطراف منتقل می‌کند. در فاز کلاک Release موانع به تدریج پایین می‌آیند و سلول ناپایدار می‌شود. در این فاز سلول پلاریزاسیون خود را از دست می‌دهد. در فاز کلاک Relax موانع سلول در پایین‌ترین حالت خود قرار دارند و سلول در حالت بدون پلاریزاسیون می‌باشد [۴ و ۷].



شکل (۲): چهار فاز کلاک QCA [۱]

### ۳-۲ پیاده‌سازی و طراحی در QCA:

در تکنولوژی QCA، پیاده‌سازی و طراحی مدارات بر اساس سیم QCA، اینورتر [۸] و گیت اکثریت [۹] می‌باشد. سیم QCA آرایه‌ای از سلول‌ها با پلاریزاسیون مشابه است؛ که سیگنال را از یک انتها به انتهای دیگر منتقل می‌کند. انتشار سیگنال با استفاده از سیم ۹۰ درجه (به‌عنوان یک زنجیره نرمال) و سیم ۴۵ درجه (معروف به زنجیره اینورتر) به ترتیب در شکل (۳) و (۴) نشان داده شده است. در سیم ۴۵ درجه، هر بار سیگنال معکوس می‌شود. بنابراین، برای رسیدن سیگنال ورودی اصلی به انتهای خروجی، باید تعداد سلول‌های همسایه در حدفاصل سلول ورودی و خروجی به تعداد فرد وجود داشته باشد [۵، ۶ و ۱۰].



شکل (۳): ساختار سلول‌های QCA




شکل (۴): ساختار سلول‌های QCA

یکی از واحدهای منطقی کلیدی در QCA گیت اکثریت سه ورودی است. همان‌طور که در شکل (۵) نشان داده شده است، این گیت از پنج سلول، بطوریکه سه سلول ورودی به‌عنوان سلول ورودی هستند، یک سلول به‌عنوان سلول خروجی و سلول میانه به‌عنوان سلول تصمیم‌گیری تشکیل شده است. رابطه (۱)، رابطه منطقی این گیت را نشان می‌دهد [۷ و ۱۰].

رابطه (۱):

$$M(a,b,c) = a.b + a.c + b.c$$



شکل (۵): گیت اکثریت ۳ ورودی


علاوه بر این، گیت اکثریت را می‌توان با تنظیم یکی از ورودی‌ها آن با ارزش منطقی به ترتیب "۰" یا "۱" به‌عنوان گیت "AND" یا "OR" پیکربندی کرد [۹ و ۱۱]. شکل‌های (۶) و (۷) به ترتیب گیت‌های AND و OR دو ورودی و روابط (۲) و (۳) نیز به ترتیب رابطه منطقی گیت AND و OR دو ورودی را نشان می‌دهند.

رابطه (۲):


$$a \cdot b = M(a, b, 0)$$

رابطه (۳):

$$a + b = M(a, b, 1)$$




شکل (۶): گیت AND دو ورودی




شکل (۷): گیت OR دو ورودی

علاوه بر این، سلول QCA می‌تواند با قرار دادن دو سلول QCA به‌صورت مورب [۸ و ۱۲]، همان‌طور که در شکل (۸) نشان داده شده است، یک عملیات وارونگی را انجام دهد.




شکل (۸): انواع گیت وارونگر (گیت Not)

در QCA، دو نوع عبور سیم (تقاطع) وجود دارد، یعنی تقاطع‌های یک‌لایه (هم‌سطح) و چندلایه [۳، ۱۳ و ۱۴]. تقاطع هم‌سطح نیز به دو صورت طراحی می‌شود. نوع اول زمانی که عبور سیم با استفاده از ویژگی‌های اختلاف‌فاز ساعت QCA باشد، تحقق می‌یابد. همان‌طور که در شکل (۹) نشان داده شده است، برای عبور سیم‌های QCA به اختلاف‌فاز ۱۸۰ درجه نیاز است [۱۳ و ۱۴].




شکل (۹): تقاطع هم‌سطح با فازهای کلاک با اختلاف‌فاز ۱۸۰ درجه

از طرف دیگر، برای تقاطع هم‌سطح با استفاده از سلول‌های ۴۵ درجه، هنگام استفاده از زنجیره اینورتر برای عبور سیم، هیچ اختلاف‌فازی نیاز نیست [۳]، همان‌طور که در شکل (۱۰) نشان داده شده است.



شکل (۱۰): تقاطع هم‌سطح با زنجیره اینورتر

در تقاطع چندلایه، برای عبور سیم از حداقل سه لایه طراحی برای تکمیل عبور سیم استفاده می‌شود [۳]؛ همان‌طور که در شکل (۱۱) نشان داده شده است. در تمام مدارهای گزارش شده در مقاله پیش رو، به دلیل طراحی نو و خلاقانه ما از هیچ تقاطعی برای پیاده‌سازی مدارات پیشنهادی استفاده نکرده‌ایم.



شکل (۱۱): تقاطع چندلایه

## ۲-۴. مروری بر کارهای گذشته

در مقاله [۱۵]، معماری یک تمام جمع کننده هم‌سطح ارائه شده است که این معماری با بهره‌گیری از تقاطع ارائه شده در [۱۶] صورت گرفته است؛ سپس با این معماری جمع کننده ۴ بیتی طراحی شده است که طراحی‌های تمام جمع کننده پیشنهادی ما نسبت به تمام جمع کننده ارائه شده در این مقاله از نظر پارامترهای مداری بهتر است و در نتیجه جمع کننده‌های ۴ بیتی پیشنهادی ما به دلیل استفاده حداقلی از تقاطع، از نظر تأخیر، **Cost** و **Cost Function** از این نوع معماری برتری دارد. در مقاله [۱۶] معماری تمام جمع کننده طراحی شده به دلیل استفاده از تقاطع و گیت معکوس کننده زیاد با هزینه‌های پیاده‌سازی زیادی روبه‌رو است در صورتی که طراحی پیشنهادی تحقیقات ما با کمترین تعداد تقاطع عبوری طراحی شده و از لحاظ تعداد سلول، مساحت مصرفی، تأخیر و تعداد گیت معکوس کننده نسبت به این طراحی نیز برتری دارد. در مقاله [۱۷] تمام جمع کننده طراحی شده با استفاده از سلول ۴۵ درجه طراحی شده که به دلیل اینکه ورودی‌های **b** و **c** مدار در حلقه می‌باشند، امکان دسترسی به ورودی‌های مدار وجود ندارد و کاربرد این طراحی در مدارات پیچیده‌تر عملاً میسر نیست و یا با افزایش تأخیر و تعداد سلول مدار امکان‌پذیر خواهد بود. در مقاله [۱۸] نیز جمع کننده ۴ بیتی به صورت چندلایه طراحی شده و از مساحت مصرفی، تعداد سلول و تأخیر زیادی برخوردار است در صورتی که طرح پیشنهادی ما به دلیل استفاده حداقلی از تقاطع در طراحی، نسبت به این معماری از لحاظ مساحت مصرفی، تعداد سلول و تأخیر برتری دارد. در مقاله [۱۹] معماری جمع کننده ۴ بیتی به صورت چندلایه ارائه شده که با هزینه پیاده‌سازی زیادی روبه‌رو است در حالی که طراحی ما به صورت هم‌سطح می‌باشد و از لحاظ تأخیر، **Cost** و **Cost Function** نسبت به این معماری برتری دارد. در مقاله [۲۰] نیز جمع کننده ۴ بیتی ارائه شده با وجود تقاطع‌های زیاد استفاده شده در طراحی با تأخیر، مساحت مصرفی و تعداد سلول زیادی روبه‌رو می‌باشد در صورتی که طراحی ما به دلیل استفاده از کمترین تعداد تقاطع از نظر مساحت مصرفی، تأخیر، **Cost Function** و **Cost** نسبت به این معماری برتری قابل ملاحظه‌ای دارد.

### ۳. مدارات پیشنهادی

جمع کننده‌ها یکی از پرکاربردترین مدارات محاسباتی در منطق دیجیتال هستند؛ و مهم‌ترین و پرکاربردترین مدار حسابی دیجیتال در میان ساختارهای جمع کننده، تمام جمع کننده می‌باشد؛ زیرا این مدار در همه‌ی مدارات حسابی و محاسباتی مورد استفاده قرار می‌گیرد. در این مقاله ما به طراحی و پیاده‌سازی یک مدار تمام جمع کننده (FA) جدید پیشنهادی می‌پردازیم؛ که طراحی‌های صورت گرفته، با  $\text{Cost Function}$  کمتر، استفاده حداقلی از تقاطع عبوری و به صورت هم سطح (تک لایه) نسبت به بهترین نمونه‌های قبلی می‌باشد. در طراحی‌های صورت گرفته، طراحی تک لایه مدنظر قرار گرفته است. گیت XOR یکی از مهم‌ترین و پراهمیت‌ترین گیت‌های منطقی است. در این مقاله ما با استفاده از گیت XOR [۲۱] اقدام به طراحی مدار تمام جمع کننده نموده‌ایم. سپس با استفاده از تمام جمع کننده طراحی شده اقدام به طراحی جمع کننده ۴ بیتی با استفاده حداقلی از تقاطع‌های عبوری کرده‌ایم.

#### ۳-۱. مدار تمام جمع کننده پیشنهادی

مدارات تمام جمع کننده (FA) پیشنهادی این تحقیقات از بهترین نمونه‌های طراحی شده تاکنون می‌باشند؛ زیرا در این طراحی‌ها استفاده حداقلی از تقاطع عبوری شده و طراحی‌ها به صورت هم سطح (تک لایه) طراحی شده‌اند. رابطه (۴-۱) مربوط به خروجی S و رابطه (۴-۲) مربوط به خروجی Cout مدارات تمام جمع کننده و جدول (۱) جدول درستی آن‌ها و شکل‌های (۱۲)، (۱۳)، (۱۴) و (۱۵) به ترتیب بلوک دیاگرام، پیاده‌سازی طراحی پیشنهادی مدار تمام جمع کننده (الف)، پیاده‌سازی طراحی پیشنهادی مدار تمام جمع کننده (ب) و خروجی شبیه‌ساز طراحی‌های مدارات تمام جمع کننده (FA) پیشنهادی را نشان می‌دهند.

$$S = A \oplus B \oplus Cin \quad \text{رابطه (۴-۱):}$$


$$Cout = M(A, B, Cin) = A.B + A.Cin + B.Cin \quad \text{رابطه (۴-۲):}$$

A	B	Cin	S	Cout
۰	۰	۰	۰	۰
۰	۰	۱	۱	۰
۰	۱	۰	۱	۰
۰	۱	۱	۰	۱
۱	۰	۰	۱	۰
۱	۰	۱	۰	۱
۱	۱	۰	۰	۱
۱	۱	۱	۱	۱


جدول (۱): جدول درستی مدار تمام جمع کننده (FA)




شکل (۱۲): بلوک دیاگرام مدارات تمام جمع کننده (FA) پیشنهادی



شکل (۱۳): پیاده سازی مدار تمام جمع کننده (FA) پیشنهادی (الف)



شکل (۱۴): پیاده سازی مدار تمام جمع کننده (FA) پیشنهادی (ب)







شکل (۱۵): خروجی شبیه‌ساز مدارات تمام جمع کننده (FA) پیشنهادی (الف) و (ب)

### ۳-۱. مدار جمع کننده ۴ بیتی پیشنهادی

برای نشان دادن کارایی و عملکرد بهتر طراحی تمام جمع کننده‌های پیشنهادی این تحقیقات نسبت به طراحی‌های قبلی، اقدام به طراحی جمع کننده‌های ۴ بیتی با این تمام جمع کننده‌ها پیشنهادی نموده‌ایم؛ سپس نتایج حاصل را با طراحی‌های قبلی مقایسه کرده‌ایم تا مزایای طرح‌های پیشنهادی بیشتر و بهتر نمود پیدا کند. از این رو جمع کننده‌های ۴ بیتی این تحقیقات از بهترین نمونه‌های طراحی تاکنون می‌باشند؛ زیرا نه تنها به صورت هم‌سطح (تک لایه) طراحی شده بلکه طراحی‌های صورت گرفته با کمترین تعداد تقاطع عبوری و سلول چرخشی (سلول  $45^\circ$ ) بوده و نسبت به طراحی‌های قبلی از نظر تعداد سلول مصرفی، مساحت مصرفی، تأخیر، Cost و Cost Function برتری قابل توجهی دارند. شکل (۱۶) و (۱۷) به ترتیب پیاده‌سازی و خروجی شبیه‌ساز مدارات جمع کننده ۴ بیتی پیشنهادی این تحقیقات را نشان می‌دهند.



(الف)



(ب)

شکل (۱۶): مدارات جمع کننده ۴ بیتی (RCA) پیشنهادی

#### ۴. نتایج شبیه سازی

جدول (۲)، جدول پارامترهای نرم افزار شبیه ساز و نتایج شبیه سازی در جدول (۳) آمده است. همان گونه که مشاهده می شود، مدار تمام جمع کننده (FA) پیشنهادی این تحقیقات با بهترین نمونه های قبلی مقایسه شده است. همان گونه که مشاهده می شود، جمع کننده های پیشنهادی این تحقیقات به دلیل به کار حد اقلی از تقاطع عبوری و همچنین استفاده از تعداد گیت اکثریت و گیت اینورتر کمتر نسبت به طراحی های قبلی از مزیت بهتری برخوردار هستند. از سوی دیگر از جمله معیارهای ارزیابی جدید و مهم برای مدارات QCA تابع هزینه (Cost Function) می باشد که در مقاله [۲۲] پیشنهاد شده است. تابع هزینه معیاری است مرکب، متشکل از معیارهای معین  $M$ ,  $I$ ,  $C$ ,  $T$  که سهم خاصی در تعریف تابع هزینه دارند. معادله رابطه (۵) این معیار مهم را توصیف می کند. در این معادله  $M$  تعداد گیت اکثریت،  $I$  تعداد گیت اینورتر و  $C$  تعداد تقاطع های عبوری را نشان می دهند. پارامتر  $T$  نیز نشان دهنده میزان تأخیر می باشد.

ضرایب  $L$ ،  $K$  و  $P$  بر اساس اهمیت توان مصرفی، مساحت مصرفی، پیچیدگی و تأخیر تعیین می‌شوند. در [۱۵] بر اساس [۲۲] ضرایب  $L=2$ ،  $K$  و  $P$  برای ارزیابی عملکرد جمع‌کننده‌های مختلف بررسی شده‌اند. به دنبال همین رویکرد ما نیز مقایسه **Cost Function** را در جدول (۴) که کاربرد این معیار را به ازای  $L=2$ ،  $K$  و  $P$  به تصویر کشیده‌ایم. همان‌طور که در جدول (۴) مشاهده می‌شود، در طرح‌های پیشنهادی ما نسبت به [۲۰] از تعداد گیت اینورتر خیلی کمتری برای طراحی استفاده شده است. به‌علاوه در طراحی ما استفاده حداقلی از تقاطع عبوری شده است و تأخیر طراحی ما نیز بسیار کمتر می‌باشد؛ به همین دلیل تابع هزینه طرح پیشنهادی ما از [۲۰] بهتر است. همچنین در [۱۶] نسبت به طرح پیشنهادی ما به دلیل استفاده از تقاطع و گیت اینورتر بیشتر، از تابع هزینه بیشتری برخوردار است. به‌علاوه در [۱۷] به دلیل استفاده از تعداد گیت اینورتر و نیز در [۱۵] به دلیل استفاده از تقاطع و گیت اینورتر و تأخیر بیشتر، از تابع هزینه بیشتری نسبت به طراحی پیشنهادی ما برخوردار می‌باشند.

معادله رابطه (۵):

$$\text{Cost Function} = (M^K + I + C^L) \times T^P$$

همچنین یک ارزیابی جدید در [۱۵] آمده است که معادله رابطه (۶) نشان‌دهنده‌ی این رابطه می‌باشد. در این معادله **Area** نشان‌دهنده مساحت مصرفی و **Latency** نشان‌دهنده تأخیر می‌باشد. همان‌گونه که مشاهده می‌شود مدارات جمع‌کننده ۴ بیتی این تحقیقات در این ارزیابی نیز مزیت و برتری محسوسی نسبت به نمونه‌های قبلی دارند.

معادله رابطه (۶):

$$\text{Cost} = \text{Area} \times \text{Latency}$$

جدول (۲): جدول پارامترهای نرم‌افزار شبیه‌ساز

Parameter	Value
Cell width	۱۸nm
Cell height	۱۸nm
Dot diameter	۵nm
Number of samples	۱۲۸۰۰
Convergence tolerance	۰/۰۰۱
Radius of effect	۶۵nm
Relative permittivity	۱۲/۹
Clock high	۹/۸e-۲۲J
Clock low	۳/۸e-۲۳J
Clock amplitude factor	۲
Layer separation	۱۱/۵nm
Maximum iteration per sample	۱۰۰


جدول (۳): مقایسه مدارات تمام جمع کننده (FA) پیشنهادی با طراحی های قبلی

مدار	مساحت مصرفی (um <sup>2</sup> )	تعداد سلول	تأخیر (کلاک)	تعداد تقاطع عبوری	نوع تقاطع عبوری	تعداد گیت not
FA [۱۵]	۰,۴۳	۵۹	۱	۲	Coplanar	۲
FA [۱۶]	۰,۰۵	۵۸	۱	۲	Coplanar	۴
FA [۱۷]	۰,۰۴	۵۲	۰,۷۵	۰	نیازی ندارد	۶
FA [۲۳]	۰,۰۵	۴۷	۱	۰	نیازی ندارد	۲
FA [۲۴]	۰,۰۴	۶۱	۰,۵	۱	Coplanar	۴
FA [۲۵]	۰,۰۶	۴۴	۱,۲۵	۰	نیازی ندارد	۶
FA [۲۶]	۰,۰۴۷	۵۶	۱	۱	Coplanar	۲
FA پیشنهادی (الف)	۰,۰۵۱	۵۰	۰,۷۵	۱	Coplanar	۴
FA پیشنهادی (ب)	۰,۰۵۱	۵۱	۰,۷۵	۱	Coplanar	۴

جدول (۴): مقایسه مدارات جمع کننده ۴ بیتی (۴-bit RCA) پیشنهادی با طراحی های قبلی

مدار	مساحت مصرفی (um <sup>2</sup> )	تعداد سلول	تأخیر (کلاک)	نوع تقاطع عبوری	Cost	تعداد تقاطع عبوری	Cost Function P.K. L=۲
RCA [۱۸]	۰,۲۹	۳۰۸	۸	چندلایه	۲,۳۲	۸	۲۳۳۶۰
RCA [۱۵]	۰,۲۴	۲۶۲	۷	هم سطح	۱,۴۵۶	۸	۱۰۵۸۴
RCA [۱۹]	۰,۲۴	۲۳۷	۶	چندلایه	۱,۴۴	۱۲	۱۷۷۴۸
RCA [۲۰]	۰,۳۷	۲۶۹	۳,۵	هم سطح	۱,۲۹۵	۸	۲۸۴۲

۱۷۰۴	۴	۰,۷۰۲	هم سطح	۲	۲۸۴	۰,۳۵	RCA پیشنهادی (الف)
۱۷۰۴	۴	۰,۶۵۴	هم سطح	۲	۲۶۹	۰,۳۳	RCA پیشنهادی (ب)



شکل (۱۷): خروجی شبیه‌ساز مدارات جمع کننده ۴ بیتی پیشنهادی (الف) و (ب)

## ۵. نتیجه‌گیری

در بسیاری از طراحی‌های FA در تکنولوژی QCA از تقاطع‌های عبوری برای پیاده‌سازی مدارات استفاده شده است. تقاطع‌های چندلایه موجب افزایش مساحت مصرفی، تعداد سلول و همچنین Cost Function مدارات می‌شود. تعدادی از طراحی‌ها نیز با استفاده از تقاطع‌های هم‌سطح با زنجیره اینورتر (سلول‌های ۴۵) طراحی شده‌اند. از سوی دیگر تقاطع‌های هم‌سطح با استفاده از کلاک‌های فاز غیر مجاور (اختلاف فاز ۱۸۰ درجه) موجب افزایش تأخیر مدارات می‌شود. به همین دلیل ما در طراحی‌های خود از کمترین تعداد تقاطع و سلول چرخشی استفاده نموده‌ایم. از این‌رو مدارات جمع کننده ۴ بیتی این تحقیقات از بهترین نمونه‌های طراحی تاکنون می‌باشند؛ زیرا نه تنها به صورت هم‌سطح (تک لایه) طراحی شده‌اند بلکه طراحی‌های صورت گرفته با کمترین استفاده از تقاطع و سلول چرخشی (سلول ۴۵) بوده‌اند که این امر موجب پایداری و استحکام مدار نسبت به طراحی‌های قبلی است و همچنین نسبت به طراحی‌های قبلی از نظر تعداد سلول مصرفی، مساحت مصرفی، تأخیر و Cost Function و Cost برتری قابل توجهی دارند. نتایج نشان‌دهنده کارآمدی مدارات پیشنهادی است؛ بنابراین می‌توان از آن‌ها در طراحی مدارات و سیستم‌های پیچیده‌تر استفاده کرد؛ که این امر موجب بهبود و بهینگی آن‌ها می‌شود.

- [۱] M. Vahabi and A. Sabbagh Molahosseini, "Designing A Novel Coplanar Full Adder/ Subtractor Based On Reversible Logic In Quantum-Dot Cellular Automata Technology," Information Technology in Engineering Design, vol. ۱۱, pp. ۴۷-۶۳, ۲۰۱۸. (In Persian).
- [۲] S. Rasouli Heikalabad and F. Salimzadeh, "Design of Content-Addressable Memory in Quantum-Dot Cellular Automata," Journal of Electronical & Cyber Defence, vol. ۸, pp. ۵۳-۶۱, ۲۰۲۰. (In Persian).
- [۳] P. D. Tougaw and C. S. Lent, "Logical Devices Implemented Using Quantum Cellular Automata," Journal of Applied physics, vol. ۷۵, no. ۳, pp. ۱۸۱۸-۱۸۲۵, ۱۹۹۴.
- [۴] H. Cho and E.E. Swartzlander, Adder Designs and Analyses for Quantum-dot Cellular Automata. IEEE Transactions on Nanotechnology. ۶(۳): p. ۳۷۴-۳۸۳, ۲۰۰۷.
- [۵] J.A. Fortes, "Future Challenges in VLSI System Design," in VLSI, ۲۰۰۳. Proceedings. IEEE Computer Society Annual Symposium on. ۲۰۰۳..
- [۶] S.E. Frost, A.F. Rodrigues, et al., "Memory in Motion: A Study of Storage Structures in QCA," in First Workshop on Non-Silicon Computing. ۲۰۰۲.
- [۷] M. Kianpour and R. Sabbaghi-Nadooshan, "Optimized Design of Multiplexor by Quantum-dot CellularAutomata," International Journal of Nanoscience and Nanotechnology, ۹(۱): p. ۱۵-۲۴, ۲۰۱۳.
- [۸] C. S. Lent, P. D. Tougaw, et al., "Quantum Cellular Automata," Nanotechnology, ۴۹-۵۷, ۱۹۹۳.
- [۹] I. Amlani, "Digital Logic Gate Using Quantum-Dot Cellular Automata," Science, ۲۸۹-۲۹۱, ۱۹۹۹.
- [۱۰] W. Wang, K. Walus and et al., "Quantum-dot Cellular Automata Adders," in Nanotechnology, Third IEEE Conference, ۲۰۰۳.
- [۱۱] M.R. Beigh, M. Mustafa and et al., "Performance Evaluation of Efficient XOR Structures in Quantum-dot Cellular Automata (QCA)". ۲۰۱۳.
- [۱۲] E.E. Swartzlander, H. Cho and et al., "Computer Arithmetic Implemented With QCA: A Progress Report. in Signals, Systems and Computers (ASILOMAR)," Conference Record of the Forty Fourth Asilomar Conference on IEEE, ۲۰۱۰.

- [۱۳] S.-H. Shin, J.-C. Jeon, and K.-Y. Yoo, "Wire-Crossing Technique on Quantum-dot Cellular Automata," in NGCIT ۲۰۱۳, the ۲nd International Conference on Next Generation Computer and Information Technology, ۲۰۱۳.
- [۱۴] R. Devadoss, K. Paul and et al. "Coplanar QCA Crossovers. Electronics Letters," ۱۲۳۴-۱۲۳۵, ۲۰۰۹
- [۱۵] D. Abedi, G. Jaberipur and et al., "Coplanar Full Adder in Quantum-dot Cellular Automata Via Clock-Zone-Based Crossover," IEEE Transactions on Nanotechnology, ۱۴(۳): p. ۴۹۷-۵۰۴, ۲۰۱۵.
- [۱۶] A. Sandhu and S. Gupta, "Performance Evaluation of An Efficient Five-Input Majority Gate Design in QCA Nanotechnology," Iranian Journal of Science and Technology, Transactions of Electrical Engineering, pp. ۱-۱۲, ۲۰۱۹.
- [۱۷] M. Sarvaghad-Moghaddam and A. A. Orouji, "New Symmetric and Planar Designs of Reversible Full-Adders/Subtractors in Quantum-dot Cellular Automata," The European Physical Journal D, vol. ۷۳, p. ۱۲۵, ۲۰۱۹.
- [۱۸] S. Hashemi, M. Tehrani and K. Navi, "An Efficient Quantum-dot Cellular Automata Full Adder," Sci Re. Essay, ۷(۲): ۱۷۷-۸۹, ۲۰۱۲.
- [۱۹] M. Mohammadi, M. Mohammadi and S. Gorgin, "An Efficient Design of Full Adder in Quantum-dot Cellular Automata (QCA) Technology," Microelectron J, ۵۰: ۳۵-۴۳, ۲۰۱۶.
- [۲۰] M. Balali, A. Rezai and et al., "Towards Coplanar Quantum-dot Cellular Automata Adders Based on Efficient Three-Input XOR Gate," Results in Physics, ۷: p. ۱۳۸۹-۱۳۹۵, ۲۰۱۷.
- [۲۱] A.M. Chabi, A. Roohi and et al., "Towards Ultra-Efficient QCA Reversible Circuits," Microprocessors and Microsystems, ۴۹: p. ۱۲۷-۱۳۸, ۲۰۱۷.
- [۲۲] W. Liu, L. Lu, M. O'Neill and E.E. Swartzlander, "A First Step Toward Cost Functions For Quantum-dot Cellular Automata Designs," IEEE Transactions on Nanotechnology, ۱۳: ۴۷۶-۴۸۷, ۲۰۱۴.
- [۲۳] M. Vahabi, A. Sabbagh Molahosseini, "A New Coplanar Full Adder/Subtractor in Quantum-Dot Cellular Automata Technology," MJTD, Vol. ۷, No. ۲, , pp. ۵۳-۶۳, Apr. ۲۰۱۸.



- [۲۴] S. Erniyazov and J.-C. Jeon, "Carry Save Adder and Carry Look Ahead Adder Using Inverter Chain Based Coplanar QCA Full Adder For Low Energy Dissipation," *Microelectronic Engineering*, vol. ۲۱۱, pp. ۳۷-۴۳, ۲۰۱۹.
- [۲۵] S. Zoka and M. Gholami, "A Novel Efficient Full Adder-Subtractor in QCA Nanotechnology," *International Nano Letters*, vol. ۹, pp. ۵۱-۵۴, ۲۰۱۹.
- [۲۶] N. Safoev and J.-C. Jeon, "Design of High-Performance QCA Incrementer/Decrementer Circuit Based on Adder/Subtractor Methodology," *Microprocessors and Microsystems*, vol. ۷۲, p. ۱۰۲۹۲۷, ۲۰۲۰.

