طراحی کارآمد از واحد محاسبه و منطق برگشتپذیر در آتاماتای سلولی کوانتومی نقطهای
محورهای موضوعی : مجله فناوری اطلاعات در طراحی مهندسی
شاهرخ نعمت تبار
1
,
محمد مصلح
2
*
,
محمد خیراندیش
3
1 - گروه مهندسی کامپیوتر، واحددزفول، دانشگاه آزاد اسلامی، دزفول، ایران
2 - Department of Computer Engineering, Dezfoul Branch, Islamic Azad University, Dezfoul, Iran
3 - دانشگاه آزاد اسلامی واحد دزفول
کلید واژه: منطق برگشت پذیر, آتوماتای سلولی نقطه ای کوانتومی, تمام جمع کننده, واحد محاسبه و منطق,
چکیده مقاله :
در سال های اخیر منطق برگشتپذیر و آتوماتای سلولی نقطه ای کوانتومی (QCA) به عنوان یک فناوری نوظهور مطرح شده اند. منطق برگشتپذیر به دلیل مصرف انرژی نزدیک به صفر و QCA به دلیل سرعت بالاتر، جریان کمتر و توان مصرفی پایین جایگزین مناسبی برای CMOS می باشند که نظر محقق ها را به خود جلب کرده اند. واحد محاسبه و منطق به‌عنوان اساس سیستم های پردازشگر شناخته می شود و از مهمتربن اجزا در طراحی سیستم های دیجیتال می باشد. در این مقاله یک بلوک برگشتپذیر جدید معرفی خواهد شد و در ادامه بر پایه بلوک برگشتپذیر پیشنهادی یک تمام جمع کننده با هزینه کوانتومی پایین پیشنهاد خواهد شد، سپس یک طرح جدید از واحد محاسبه و منطق برگشتپذیر ارائه می شود. طرح های پیشنهادی برگشتپذیر با استفاده از ابزارQCA Designer 2.0.3 در تکنولوژی QCA پیاده سازی می شوند. نتایج نشان می دهد که طرح پیشنهادی نسبت به کارهای پیشین از لحاظ معیار های ارزیابی برگشتپذیر همچون تعداد دروازه، هزینه کوانتومی، ورودی ثابت و خروجی زائد دارای بهبود قابل توجه می باشند. علاوه براین، مدارات QCA برگشتپذیر پیشنهادی از لحاظ معیارهای اساسی همچون سلول مصرفی، فضای اشغالی و تعداد کلاک سیکل نشان از بهبود قابل توجهی را می دهند.
In recent years, reversible logic and quantum dot-cellular automata have been proposed as emerging technologies. Reversible logic due to low energy consumption close to zero and quantum dot cellular automata due to higher speed, lower current, and lower power consumption are suitable alternatives to CMOS, which have attracted the attention of researchers. Arithmetic logic units (ALU) are the basis of processor systems and are one of the most important components in the design of digital systems. In this article, a new reversible block, and then a full adder with low quantum cost will be proposed based on the proposed reversible block, and then a new design of the arithmetic logic unit in reversible logic will be presented. The proposed reversible designs are implemented using the QCA Designer 2.0.3 tool in quantum dot cellular automata technology. The results show that the proposed scheme has a significant improvement compared to the previous works regarding reversible evaluation criteria such as the number of gates, quantum cost, constant input, and garbage output. In addition, the proposed reversible QCA circuits show a significant improvement in terms of basic criteria such as consumed cells, occupied space, and number of clock cycles.
[1] R. Landauer, "Irreversibility and heat generation in the computing process," IBM journal of research and development, vol. 5, no. 3, pp. 183-191, 1961.
[2] C. H. Bennett, "Logical reversibility of computation," IBM journal of Research and Development, vol. 17, no. 6, pp. 525-532, 1973.
[3] M. A. Morrison, "Design of a reversible alu based on novel reversible logic structures," 2012.
[4] V. C. Teja, S. Polisetti, and S. Kasavajjala, "QCA based multiplexing of 16 arithmetic & logical subsystems-a paradigm for nano computing," in 2008 3rd IEEE International Conference on Nano/Micro Engineered and Molecular Systems, 2008: IEEE, pp. 758-763.
[5] S.-S. Ahmadpour, M. Mosleh, and S. R. Heikalabad, "An efficient fault-tolerant arithmetic logic unit using a novel fault-tolerant 5-input majority gate in quantum-dot cellular automata," Computers & Electrical Engineering, vol. 82, p. 106548, 2020.
[6] S.-S. Ahmadpour, M. Mosleh, and S. Rasouli Heikalabad, "The design and implementation of a robust single-layer QCA ALU using a novel fault-tolerant three-input majority gate," Journal of Supercomputing, vol. 76, no. 12, 2020.
[7] B. Sen, M. Dutta, S. Some, and B. K. Sikdar. (2014) Realizing reversible computing in QCA framework resulting in efficient design of testable ALU. ACM Journal on Emerging Technologies in Computing Systems (JETC). 30.
[8] A. Barenco et al. (1995) Elementary gates for quantum computation. Physical Review A. 3457.
[9] W. N. Hung, X. Song, G. Yang, J. Yang, and M. Perkowski. (2006) Optimal synthesis of multiple output Boolean functions using a set of quantum gates by symbolic reachability analysis. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 1652-1663.
[10] J. A. Smolin and D. P. DiVincenzo. (1996) Five two-bit quantum gates are sufficient to implement the quantum Fredkin gate. Physical Review A. 2855.
[11] M. Morrison. (2012) Design of a reversible alu based on novel reversible logic structures.
[12] M. S. Islam, M. M. Rahman, Z. Begum, M. Z. Hafiz, and A. Al Mahmud. (2009) Synthesis of fault tolerant reversible logic circuits. Testing and Diagnosis, 2009. ICTD 2009. IEEE Circuits and Systems International Conference on. 1-4.
[13] S. Shoaei and M. Haghparast. (2014) Novel designs of nanometric parity preserving reversible compressor. Quantum information processing. 1701-1714.
[14] H. M. H. Babu and M. S. Mia. (2016) Design of a compact reversible fault tolerant division circuit. Microelectronics journal. 15-29.
[15] M. Mohammadi and M. Eshghi. (2009) On figures of merit in reversible and quantum logic designs. Quantum information processing. 297-318.
[16] T. Toffoli, "Reversible computing," in Automata, Languages and Programming: Seventh Colloquium Noordwijkerhout, the Netherlands July 14–18, 1980 7, 1980: Springer, pp. 632-644.
[17] A. Peres, "Reversible logic and quantum computers," Physical review A, vol. 32, no. 6, p. 3266, 1985.
[18] E. Fredkin and T. Toffoli, "Conservative logic," International Journal of theoretical physics, vol. 21, no. 3-4, pp. 219-253, 1982.
[19] T. Sourabh, W. SANYAL, and R. SEETHUR, "Design of a Reversible Full Adder Using Quantum Cellular Automata," The Eurasia Proceedings of Science Technology Engineering and Mathematics, vol. 21, pp. 500-505, 2022.
[20] M. Vahabi, E. Rahimi, P. Lyakhov, A. N. Bahar, K. A. Wahid, and A. Otsuki, "Novel Quantum-Dot Cellular Automata-Based Gate Designs for Efficient Reversible Computing," Sustainability, vol. 15, no. 3, p. 2265, 2023.
[21] N. Gupta, K. Choudhary, and S. Katiyal, "Two bit arithmetic logic unit (ALU) in QCA," International Journal on Recent Trends in Engineering & Technology, vol. 8, no. 2, p. 35, 2013.
[22] B. Sen, M. Dutta, S. Some, and B. K. Sikdar, "Realizing reversible computing in QCA framework resulting in efficient design of testable ALU," ACM Journal on Emerging Technologies in Computing Systems (JETC), vol. 11, no. 3, p. 30, 2014.
[23] M. Goswami, B. Sen, R. Mukherjee, and B. K. Sikdar, "Design of testable adder in quantum‐dot cellular automata with fault secure logic," Microelectronics Journal, vol. 60, pp. 1-12, 2017.
[24] P. Moallem, M. Ehsanpour, A. Bolhasani, and M. Montazeri, "Optimized reversible arithmetic logic units," Journal of Electronics (China), vol. 31, no. 5, pp. 394-405, 2014.
[25] M. Haghparast and A. Bolhassani, "Optimization approaches for designing quantum reversible arithmetic logic unit," International Journal of Theoretical Physics, vol. 55, no. 3, pp. 1423-1437, 2016.
[26] A. Deeptha, D. Muthanna, M. Dhrithi, M. Pratiksha, and B. Kariyappa, "Design and optimization of 8 bit ALU using reversible logic," in 2016 IEEE International Conference on Recent Trends in Electronics, Information & Communication Technology (RTEICT), 2016: IEEE, pp. 1632-1636.
[27] A. Banerjee and D. K. Das, "A new ALU architecture design using reversible logic," in 2016 Sixth International Symposium on Embedded Computing and System Design (ISED), 2016: IEEE, pp. 187-191.
[28] A. Naghibzadeh and M. Houshmand, "Design and simulation of a reversible ALU by using QCA cells with the aim of improving evaluation parameters," Journal of Computational Electronics, vol. 16, no. 3, pp. 883-895, 2017.
[29] A. Bolhassani and M. Haghparast, "Optimized designs of reversible arithmetic logic unit," Turkish Journal of Electrical Engineering & Computer Sciences, vol. 25, no. 2, pp. 1137-1146, 2017.
[30] M. Bhusal, R. Rohith, and R. Sakthivel, "Single Bit Fault Detecting ALU Design using Reversible Gates," in 2020 International Conference on Emerging Trends in Information Technology and Engineering (ic-ETITE), 2020: IEEE, pp. 1-6.
[31] M. Norouzi, S. R. Heikalabad, and F. Salimzadeh, "A reversible ALU using HNG and Ferdkin gates in QCA nanotechnology," International Journal of Circuit Theory and Applications, vol. 48, no. 8, pp. 1291-1303, 2020.
[32] B. Safaiezadeh, E. Mahdipour, M. Haghparast, S. Sayedsalehi, and M. Hosseinzadeh, "Novel design and simulation of reversible ALU in quantum dot cellular automata," The Journal of Supercomputing, vol. 78, no. 1, pp. 868-882, 2022.
[33] R. Aliabadian, M. Golsorkhtabaramiri, S. R. Heikalabad, and M. K. Sohrabi, "Design of an ultra-high-speed coplanar QCA reversible ALU with a novel coplanar reversible full adder based on MTSG," The European Physical Journal Plus, vol. 138, no. 5, p. 481, 2023.
[34] R. Aliabadian, M. Golsorkhtabaramiri, S. R. Heikalabad, and M. K. Sohrabi, "Design of a reversible ALU using a novel coplanar reversible full adder and MF gate in QCA nanotechnology," Optical and Quantum Electronics, vol. 55, no. 2, p. 191, 2023.
[35] M. Alharbi, G. Edwards, and R. Stocker, "Reversible Quantum-Dot Cellular Automata-Based Arithmetic Logic Unit," Nanomaterials, vol. 13, no. 17, p. 2445, 2023.
[36] R. Faraji and A. Rezai, "Design of a multilayer reversible ALU in QCA technology," The Journal of Supercomputing, pp. 1-24, 2024.
[37] V. Bevara, S. Bevara, S. Busi, R. M. Krishna, and P. Aylapogu, "Ultra low power reversible arithmetic processor based on QCA," Optical and Quantum Electronics, vol. 56, no. 4, p. 586, 2024.
[38] M. Ebrahimy, M. Gholami, H. Adarang, and R. Yousefi, "A novel low-latency ALU in the one-dimensional clock scheme in QCA nanotechnology," The European Physical Journal Plus, vol. 139, no. 2, p. 115, 2024.
[39] S.-S. Ahmadpour, M. Mosleh, and S. R. Heikalabad, "A revolution in nanostructure designs by proposing a novel QCA full-adder based on optimized 3-input XOR," Physica B: Condensed Matter, vol. 550, pp. 383-392, 2018.
[40] M. Abutaleb, "Robust and efficient QCA cell-based nanostructures of elementary reversible logic gates," The Journal of Supercomputing, vol. 74, no. 11, pp. 6258-6274, 2018.
[41] M. Arun and S. Saravanan, "Reversible arithmetic logic gate (ALG) for quantum computation," International Journal of Intelligent Engineering and Systems, vol. 6, no. 3, pp. 1-9, 2013.
[42] M. Haghparast and K. Navi, "A novel reversible full adder circuit for nanotechnology based systems," Journal of Applied Sciences, vol. 7, no. 24, pp. 3995-4000, 2007.
[43] P. Biswas, N. Gupta, and N. Patidar, "Basic reversible logic gates and it’s QCA implementation," Int. Journal of Engineering Research and Applications, vol. 4, no. 6, pp. 12-16, 2014.
[44] A. K. Biswas, M. M. Hasan, A. R. Chowdhury, and H. M. H. Babu, "Efficient approaches for designing reversible binary coded decimal adders," Microelectronics journal, vol. 39, no. 12, pp. 1693-1703, 2008.
[45] H. Thapliyal and M. Srinivas, "Novel reversibleTSG'gate and its application for designing components of primitive reversible/quantum ALU," in Information, Communications and Signal Processing, 2005 Fifth International Conference on, 2005: IEEE, pp. 1425-1429.
[46] S. Hashemi, M. Rahimi Azghadi, and K. Navi, "Design and analysis of efficient QCA reversible adders," The Journal of Supercomputing, vol. 75, pp. 2106-2125, 2019.
[47] P. Kumar and S. Singh, "Optimization of the area efficiency and robustness of a QCA-based reversible full adder," Journal of Computational Electronics, vol. 18, pp. 1478-1489, 2019.
[48] R. Karwa, S. Singh, N. Nithin, Y. Karekar, and R. Seethur, "Design and Implementation of Novel Reversible Full Adder using QCA," in 2023 7th International Conference on Computing Methodologies and Communication (ICCMC), 2023: IEEE, pp. 1460-1465.
1- مقدمه
در مدارهای متعارف نیمه هادی اکسید فلزی (CMOS)، مقدار قابل توجهی از انرژی به شکل گرما در طول عملیات منطقی تلف میشود که یک نگرانی اساسی در دستگاههای الکترونیکی مدرن است. منطق برگشتپذیر و فناوری اتوماتای کوانتومی نقطهای به عنوان یک جایگزین قانع کننده برای فناوری CMOS معمولی در درجه اول به دلیل پتانسیل آن برای کاهش قابل توجه مصرف انرژی ظاهر شدهاند. لانداور نشان داد که در محاسبات منطقی برگشتناپذیر، برای هر بیت از اطلاعات که از بین میرود به اندازه kTln (2) ژول انرژی گرمایی آزاد میشود که در آن k ثابت بولتزمن و T دمای مطلقی است که محاسبات در آن انجام میشود[1] . بنت نشان داد در صورتی که از دروازههای منطقی برگشتپذیر استفاده شود، هیچ مصرف توانی وجود نداشته و انرژی تلف نمیشود [2]. یک دورازه یا مدار را برگشتپذیر میگویند اگر و تنها اگر تعداد ورودیهای آن با تعداد خروجیها برابر بوده و یک نگاشت یک به یک بین بردار ورودی- و بردار خروجی- برقرار باشد[3] . یکی از تکنولوژیهای مرسوم به منظور پیادهسازی مدارات تکنولوژی CMOS میباشد. پیادهسازی مدارات در مقیاس نانو با استفاده از تکنولوژی CMOS مشکلات متعددی از جمله جریان نشتی بالا و پیچیدگی طراحی و هزینه بالای لیتوگرافی را به همراه خواهد داشت[4] . یکی از بهترین تکنولوژیهای پیادهسازی مدارات در مقیاس نانو، تکنولوژی آتوماتای سلولی نقطه کوانتومی (QCA) میباشد [4]. در نانو تکنولوژیQCA جریان وجود ندارد حتی عنصر خازن هم وجود ندارد پس کار برای طراحی و حتی ساخت مدارات بسیار آسانتر از فناوری CMOS میباشد [5]. همچنین مدارات برگشتپذیر مستعد طراحی در تکنولوژيهای کوانتوم دات میباشند از این رو میتوان از QCA به عنوان یکی از بهترین فناوریهای موجود برای پیادهسازی مدارات برگشتپذیر نام برد [16]. در QCA يك سلول واحدسازنده هر عنصر و همه عناصر مدار در نظر گرفته شده است. هر سلول شامل چهار نقطه كوانتومي واقع در گوشهها است كه دو نقطه، حاوي الكترونهاي آزاد است. اين الكترونها ميتوانند به طور مكانيك كوانتومي بين چهار نقطه، تونل زني كنند [6]. موانع بالقوه اتصالات تونل زني توسط ميدانهاي الكتريكي محلي كنترل ميشوند. واحد محاسبه و منطق یک قطعهی سازندهی اساسی برای بسیاری از مدارهای محاسباتی از جمله واحد پردازش مرکزی کامپیوتر (CPU) ، واحد پردازنده‌ی گرافیکی است [6].
سهم علمی این کار به‌صورت زیر میباشد:
· پیشنهاد یک بلوک برگشتپذیر کارآمد با هزینه کوانتومی پایین
· ارائه یک تمام جمعکننده برگشتپذیر جدید.
· ارائه یک واحد محاسبه و منطق برگشتپذیر جدیید بر پایه مدارات پیشنهادی
· پیادهسازی تمامی مدارات برگشتپذیر پیشنهادی با استفاده از فناوری QCA
این مقاله به شرح زیر سازماندهی شده است: در بخش دوم به مفاهیم پایه‌ای برگشتپذیر و QCA فراهم خواهد شد. در بخش سوم به مرور کارهای قبلی پرداخته شده است. در بحش چهارم گیت برگشتپذیر پیشنهادی معرفی خواهد شد و در ادامه بر پایه آن مدارات پیشنهادی برگشتپذیر ارائه میشوند. همچنین در این بخش تمامی ساختارها با استفاده از تکنولوژی QCA پیادهسازی خواهند شد. در بخش پنجم به نتایج بررسی مقایسه‌ها تمامی مدارات پیشنهادی پرداخته خواهد شد. در نهایت در بخش ششم مقاله با نتیجه‌گیری و کارهای آینده خاتمه می‌یابد.
2- مقدمات
در این بخش مقدمه‌ای در مورد مدارات برگشتپذیری، دروازههای ابتدایی منطق برگشتپذیر، معیارهای ارزیابی مدارات برگشتپذیر، دروازههای برگشتپذیر موجود و مفاهیم پایه در تکنولوژی QCA بحث میشود.
2-1- مدارات برگشتپذیر
به یک دروازه یا یک مدار، برگشتپذیر گویند اگر یک نگاشت یک‌به‌یک بین ورودیها و خروجیهای آن برقرار باشد و علاوه بر این تعداد ورودها و خروجیهای آن برابر باشد [3]. هر دروازه برگشتپذیری با استفاده از دروازههای اولیه همچون NOT، CNOT، Controlled-V و Controlled-V+ طراحی میشود. دروازه NOT : یک دروازه برگشتپذیر 1×1 با هزینه کوانتومی برابر یک میباشد که در شکل 1 (الف) نشان داده شده است. دروازه فینمن: یک دروازه برگشتپذیر 2×2 با هزینه کوانتومی برابر یک میباشد و همچنین آن را به عنوان دروازه XOR کوانتوم هم مینامند در شکل 1 (ب) نشان داده شده است. دروازه کنترل شده 
و 
دروازههای برگشتپذیر اولیه 2×2 هستند که در شکل 1 (ج-د) شان داده شدهاند [7,8]. علاوه براینها زمانی که دروازههای فینمن و NOT به صورت نشان داده شده در شکل 1 (ی) قرار بگیرد بر اساس قوانین مجتمع سازی مدارات کوانتومی میتوان آن را به عنوان یک دروازه دو کیوبتی 2×2 در نظر گرفت [9,11]. هزینه هر دروازه اولیه 1×1 و 2×2 برابر یک در نظر گرفته خواهد شد.
|
|
|
|
(الف) | (ب) | (ج) | (د) |
| |||
(ی) | |||
شکل 1: دروازههای برگشت پذیر اولیه: (الف) دروازه NOT، (ب) دروازه فینمن، (ج) دروازه کنترل شده V، (د) دروازه کنترل شده V+ و (ی) دروازه مجتمع شده
ماتریسهای 
و
بترتیب در معادلات (2-1) نشان داده شدهاند [9, 10]:
(1) |
|
(2) |
|
|
(4) |
|
(5) |
|
|
|
|
(الف) | (ب) | (ج) |
شکل 2: تحقق کوانتومی سه دروازه برگشتپذیر: (الف) تافولی، (ب) پرس و (ج) فردکین
2-2- تکنولوژی QCA
آتاماتای سلولی نقطهای کوانتومی: در QCA، يك سلول، دو الكترون آزاد دارد كه مقادير منطقي "0"، "1"، به موقعيت الکترون‌ها در داخل سلول كوانتومي نقطهای وابسته است كه با برهم‌کنش كولمبي پيش برده میشوند [19]. شکل (3) دو ساختار مختلف 45 و 90 درجه ای از سلول های QCA نشان داده شده است.
(الف) |
(ب) |
شکل 3: دو وضعیت در سلولها (الف) P=+1 معادل یک باینری و (ب)P=-1 معادل با صفر باینری
علاوه برای، اطلاعات در نتيجهي انتشار قطبيت بين دو سلول به دليل برهم‌کنش كولمبي الکترون‌ها، منتقل میشود. الکترون‌ها می‌توانند با ارتباط بین نقاط کوانتومی براساس قوانینی که مکانیک کوانتومی را کنترل می‌کند، منتقل شوند [19]. در نتیجهي این جابه‌جایی، شش حالت مختلف برای سلولها به وجود می‌آید، اما همه آنها حالت پایدار نیستند [20]. این دو الکترون به دلیل وجود نیروی دافعه كولمبي تمایل دارند در دورترین فاصله از یکدیگر قرار بگیرند. این امر باعث میشود که دو الکترون به‌صورت قطري قرار بگیرند. هنگامی که چندین سلول QCA نزدیک به یکدیگر قرار می‌گیرند، نیروی دافعه ی کولمبي بین الکترون‌ها باعث میشود که سلولها از منطق یکدیگر تبعيت کنند؛ بنابراین، سلول داراي منطق 1 در امتداد یک‌رشته از سلول‌های QCA گسترش می‌یابد. آنها این ساختار کوانتومی را یک سیم کوانتومی مینامند [20]. همچنین دو گيت پايه متداول در QCA كه به‌عنوان بلوکهای سازنده در بسياري از مدارت بكار رفته است شامل: معکوس‌کننده و گيت اكثريت سه ورودی است. گيت اكثريت سه ورودي (MV3) كه تابع منطقي زير را دارد:
(6) | MV3(A,B,C)=AB+AC+BC |
كه A, B, C ورودیها هستند. نمايش سلولی گيت معکوس‌کننده و گیت اکثریت سه ورودی در شكل (4) نشان داده شده است.
|
|
(الف) | (ب) |
شكل 4: دو گيت پایه در QCA : (الف) گیت معکوس‌کننده و (ب) گیت اکثریت سه ورودی
همچنین كلاكينگ تکنولوژی QCA، متفاوت از تکنولوژیهای سنتی است. برای زمان‌بندی سیگنال، چهار منطقه كلاكينگ تعریف شده است و هر مرحله انتقال سیگنال باید در یکی از این مناطق انجام شود. سیگنال‌های كلاك در این مناطق، یک اختلاف‌فاز 90 درجه‌ای با همسایگان نزدیک دارند.
3- پیشینه پژوهش
در این بخش به مرور کارهای موجود واحد محاسبه و منطق برگشتپذیر و واحد محاسبه و منطقهای پیادهسازی شده در تکنولوژی QCA پرداخته میشود .
در سال 2008، یک واحد محاسبه و منطق با قابلیت انجام 16 عملیات معرفی شد. [4]، این واحد شامل جمع‌کننده‌ها و یک مولتی‌پلکسر 16:1 بود. طراحی آن به دلیل تعداد بالای سلولها، فضای اشغالی (11.37) و سیکل‌های کلاک (9) چالش‌برانگیز بود و برای پیادهسازی از 35,596 سلول استفاده شده بود.
در سال 2013، یک واحد محاسبه و منطق با قابلیت انجام 16 عملیات در [21] ارائه شده بود که در طراحی این واحد محاسبه و منطق از ترکیب مدار اصلی تمام جمعکننده با مالتی پلکسر استفاده شده بود. این مدار 16 عمل مختلف را انجام میداد. علاوه براین فضایی اشغالی و تعداد کلاک مصرفی این طرح به ترتیب 1.68
و 8.5 بود و همچنین از 918 سلول تشکیل شده بود.
در سال 2014، یک واحد محاسبه و منطق با قابلیت انجام 20 عملیات محاسباتی و منطقی در [22] ارائه شده بود. که فضایی اشغالی و تعداد کلاک مصرفی آن به ترتیب 2.28 و 7.25 بود و همچنین دارای 1190 سلول بود .
در سال 2017، یک واحد محاسبه و منطق با قابلیت انجام 20 عملیات محاسباتی و منطقی در [23] ارائه شده بود، که فضایی اشغالی و تعداد کلاک مصرفی این طرح به ترتیب 2.34 و 2.25 بود. همچنین در طراحی این واحد محاسبه و منطق از 3075 سلول استفاده شده بود.
در سال 2020، یک واحد محاسبه و منطق تحملپذیر اشکال با قابلیت انجام 4 عملیات محاسباتی و منطقی مقاوم در برابر تمامی نقصهای سلولی در [5] ارائه شده بود، که فضایی اشغالی تعداد کلاک مصرفی این طرح به ترتیب 1.86و 4.25 بود، و همچنین در طراحی این واحد محاسبه و منطق از 1010 سلول استفاده شده بود.
در سال 2020، یک واحد محاسبه و منطق تحملپذیر اشکال با قابلیت انجام 4 عملیات محاسباتی و منطقی مقاوم در برابر تمامی نقصهای سلولی توسط احمدپور وهمکاران [6] ارائه شده بود، که فضایی اشغالی و تعداد کلاک مصرفی این طرح به ترتیب 0.99و 5.25 بود، و همچنین در طراحی این واحد محاسبه و منطق از 625 سلول استفاده شده بود.
در سال 2012، سه طرح مختلف از واحد محاسبه و منطق توسط موریسون ارائه شده بود [3] که طرح اول ارائه شده دارای تعداد شش دروازه، دو ورودی ثابت، بدون خروجی زائد، و هزینه کوانتومی 24 بود و تعداد شش عملیات منطقی را انجام میداد. طرح دوم ارائه شده دارای تعداد شش دروازه، دو ورودی ثابت، بدون خروجی زائد، و هزینه کوانتومی 24 بود و تعداد شش عملیات منطقی را انجام میداد. و در نهایت طرح سوم ارائه شده دارای تعداد هشت دروازه، دو ورودی ثابت، بدون خروجی زائد، و هزینه کوانتومی 37 بود و تعداد نه عملیات منطقی را انجام میداد.
در سال 2014، سه طرح مختلف از واحد محاسبه و منطق توسط معلم و همکاران [24] ارائه شده بود که طرح اول ارائه شده دارای تعداد شش دروازه، دو ورودی ثابت، دو خروجی زائد، و هزینه کوانتومی 21 میبود و تعداد شش عملیات منطقی را انجام میداد. طرح دوم ارائه شده با استفاده از دروازههای پرس و فینمن ، طراحی شده بود دارای تعداد هشت دروازه، دو ورودی ثابت، چهار خروجی زائد، و هزینه کوانتومی 33 بود و تعداد هشت عملیات منطقی را انجام میداد. و در نهایت طرح سوم ارائه شده آنها که با استفاده از دروازههای توفولی، فینمن،TRG ، HNG و RMUX1 طراحی شده بود دارای تعداد شش دروازه، چهار ورودی ثابت، پنچ خروجی زائد، و هزینه کوانتومی 25 بود و تعداد هشت عملیات منطقی را انجام میداد.
در سال 2016، سه طرح از واحد محاسبه و منطق ارائه توسط حق پرست و بوالحسنی [25] ارائه شده بود، که طرح اول ارائه شده دارای سه ورودی ثابت، دو خروجی زائد، و هزینه کوانتومی 19 بود و تعداد شش عملیات منطقی را انجام میداد. طرح دوم ارائه شده دارای دو ورودی ثابت، تعداد یک خروجی زائد، و هزینه کوانتومی 20 بود و تعداد 12 عملیات منطقی را انجام میداد. و در نهایت طرح سوم ارائه شده آنها بدون ورودی ثابت و خروجی زائد، و هزینه کوانتومی برابر 20 بود و ده عملیات منطقی را انجام میداد.
در سال 2016، یک طرح از واحد محاسبه و منطق با استفاده از دروازههای HNG و COGتوسط دپسا و همکاران [26] ارائه شده بود که دارای تعداد 10 دروازه، چهار ورودی ثابت، هشت خروجی زائد، و هزینه کوانتومی برابر 29 بود و تعداد 12 عملیات منطقی را انجام میداد.
در سال 2016، دوتا طرح مختلف از واحد محاسبه و منطق توسط بنرجی و همکاران [27] ارائه شده بود، که طرح اول ارائه شده دارای سه ورودی ثابت، هشت خروجی زائد، و هزینه کوانتومی برابر 52 بود و تعداد هشت عملیات منطقی را انجام میداد. طرح دوم ارائه شده آنها ب دارای دو ورودی ثابت، هفت خروجی زائد، و هزینه کوانتومی 46 بود و مشابه طرح اول تعداد 12 عملیات منطقی را انجام میداد.
در سال 2017، طرحی از واحد محاسبه و منطق توسط نقیب‌زاده و هوشمند [28] ارائه شده بود که دارای تعداد دو ورودی ثابت، دو خروجی زائد، و هزینه کوانتومی برابر 19 بود. علاوه براین تعداد 16 عملیات منطقی را انجام میداد، و همچنین دارای تاخیر 16 و تعدادسلول مصرفی 670 بود.
در سال 2017، دو طرح از واحد محاسبه و منطق توسط حق پرست و بوالحسنی [29] ارائه شده بود که طرح اول ارائه شده دارای تعداد دو ورودی ثابت، دو خروجی زائد، و هزینه کوانتومی 21 بود. و تعداد 10 عملیات منطقی را انجام میداد. طرح دوم ارائه شده آنها دارای تعداد چهار ورودی ثابت، هشت خروجی زائد، و هزینه کوانتومی برابر 24 بود و تعداد 12 عملیات منطقی را انجام میداد.
در سال 2020، یک طرح واحد محاسبه و منطق برگشتپذیر با استفاده از دروازههای برگشتپذیر فرد کین و فینمن توسط بیزال و همکاران [30] ارائه شده بود که تعداد 16 عملیات منطقی انجام میداد و دارای تعداد 16 دروازه چهار ورودی ثابت، 11 خروجی زائد، و هزینه کوانتومی برابر 44 بود.
در سال 2020، طرحی از واحد محاسبه و منطق توسط نوروزی و همکاران [31]، ارائه شده بود که دارای تعداد یک ورودی ثابت، یک خروجی زائد، و هزینه کوانتومی برابر 20 بود و تعداد 20 عملیات منطقی را انجام میداد. علاوه بر این دارای تاخیر 15 و تعداد سلول مصرفی 480 بود.
در سال 2022، طرحی از واحد محاسبه و منطق توسط صفایی زاده و همکاران [32] ارائه شده بود که دارای تعداد یک ورودی ثابت، دو خروجی زائد، و هزینه کوانتومی برابر 13 بود، و تعداد 20 عملیات منطقی را انجام میداد. علاوه بر این دارای تاخیر 12 و تعداد سلول مصرفی 350 بود.
در سال 2023، یکQCA ALU توسط علی‌آبادیان و همکارانش [33]، با استفاده از ترکیب‌های مختلف دروازههای برگشتپذیر توسعه داده شده بود که قابلیت انجام 20 عملیات را داشت، و دارای دو ورودی ثابت بود و هزینه کوانتومی برابر 18 بود. طرح QCA معرفی شده آن شامل 247 سلول بود که مساحت 0.52 میکرومتر مربع را اشغال میکرد و 9 سیکل ساعت تاخیر داشت. در سال 2023، علی‌آبادیان و همکاران [34]، یک QCA ALU دیگری که قابلیت انجام ۲۰ عملیات را داشت ارائه داده بودند، که دارای یک ورودی ثابت و یک خروجی زباله، و با هزینه کوانتومی 18 بود. طرح QCA برای این طرح معرفی شده شامل 350 سلول بود که مساحت 0.411 میکرومتر مربع را اشغال میکرد و 3 سیکل ساعت تاخیر داشت.
در سال 2023، یک طرح چند لایه جدید برای QCA ALU توسط الحربی و همکاران [35]، ارائه شه بود که این طرح قادر به انجام 16 عملیات مجزا بود و دارای برگشتپذیری منطقی و فیزیکی بود. پایه و اساس طرح بر روی دروازههای اکثریت برگشتپذیر ساخته شده بود که به عنوان بلوکهای ساختمانی ضروری شناخته میشدند. برای شبیهسازی و ارزیابی اتلاف انرژی از نرم افزار QCAdesigner-E استفاده شده بود. طرح QCA برای این طراحی نوآورانه شامل چند لایه از 1153 سلول تشکیل شده بود، که مساحتی معادل 2140 متر مربع را اشغال کرده بود و 6 سیکل ساعت تاخیر داشت.
در سال 2024، یک طرح از واحد محاسبه و منطق چند لایه در QCA توسط فرجی و رضایی [36] توسعه داده شده بود که دارای 489 سلول، مساحت 0.36 میکرومتر مربع، تاخیر سیکل ساعت برابر 3.75، بود و همچنین میانگین انرژی 2.02 مگا ولت و اتلاف توان 5.41 نانووات داشت و علاوه براین ها قابلیت 20 عملیات منطقی و ریاضی داشت.
در سال 2024، یک QCA ALU با استفاده از ترکیب‌های مختلف دروازههای RM و RFG برگشتپذیر برای ایجاد یک ALU که قابلیت انجام 16 عملیات داشت توسط بیوارا و همکارانش [37]، ارائه شده بود، که دارای دو ورودی ثابت و نه خروجی زائد بود. طرح QCA برای این طرح معرفی شده شامل 1024 سلول بود که مساحت 2.3 میکرومتر مربع را اشغال میکرد و 3 سیکل ساعت تاخیر را تجربه میکرد.
در سال 2024، یک QCA ALU با قابلیت انجام 16 عملیات توسط ابراهیمی و همکارانش [38]، طراحی شده بود، که طرح QCA معرفی شده آنها چند لایه بود و شامل 443 سلول بود که مساحت 0.45 میکرومتر مربع را اشغال میکرد و 5 سیکل ساعت تاخیر را تجربه میکرد .و 12 عملیات منطقی و ریاضی انجام میداد.
4- طرحهای برگشتپذیر پیشنهادی
در این بخش ابتدا یک بلوک برگشتپذیر پیشنهادی با هزینه کواتتومی مناسب معرفی میشود سپس بر پایه بلوک پیشنهادی یک تمام جمعکننده برگشتپذیر طراحی میشود و در ادامه یک واحد محاسبه و منطق برگشتپذیر بر پایه مدار پیشنهادی، دروازه فرد کین و دروازه فینمن ارائه میشود. در نهایت تمامی مدارات برگشتپذیر با استفاده از تکنولوژی QCA پیادهسازی خواهند شد.
4-1- بلوک برگشتپذیر پیشنهادی
بلوک برگشتپذیر X یک بلوک 4×4 می باشد که نمایش مداری و نمایش کوانتومی آن در شکل (5) نشان داده شده است. همانطور که از نمایش کوانتومی آن دیده میشود هزینه کوانتومی بلوک پیشنهادی X برابر 6 میباشد، چون از شش دروازه 2×2 اولیه تشکیل شده است. علاوه بر این جدول درستی آن در جدول (1) نشان داده شده.
|
|
(الف) | ب |
شکل 5: بلوک پیشنهادی X (الف): نمایش مداری و (ب): نمایش کوانتومی
جدول 1 : جدول درستی بلوک پیشنهادی
A | B | C | D | P | Q | R | S |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 |
0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 |
0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 |
1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 |
در شکل (6) تمام جمعکننده برگشتپذیر پیشنهادی با استفاده از بلوک پیشنهادی X ارائه شده نشان داده شده است. علاوه بر این جدول درستی تمام جمعکننده برگشتپذیر در جدول (2) نشان داده شده است.
|
|
الف | ب |
شکل 6: تمام جمعکننده پیشنهادی (الف): نمایش مداری و (ب): نمایش کوانتومی
جدول 2: جدول درستی تمام جمعکننده پیشنهادی دوم
A | B | C | D | G1 | S | Carry | G2 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 |
0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 |
همانطور که از شکل (9) دیده میشود تمام جمعکننده پیشنهادی برگشتپذیر فقط با یک بلوک پیشنهادی X طراحی شده است و دارای تعداد یک دروازه، تعداد یک ورودی ثابت، تعداد دو خروجی زائد و هزینه کوانتومی برابر 6 میباشد.
4-2- واحد محاسبه و منطق پیشنهادی برگشتپذیر
در این بخش ابتدا به معرفی واحد محاسبه و منطق پرداخته میشود و در ادامه با استفاده از گیت‌های پیشنهادی یک واحد محاسبه و منطق برگشتپذیر کارآمد پیشنهاد خواهد شد.
واحد محاسبه و منطق یک مدار ترکیبی دیجیتال است که عملیات حساب و منطق را روی اعداد دودویی اینتیجر انجام میدهد. این در حالیست که واحد اعداد اعشاری مربوط به اعداد اعشاری میباشد. واحد محاسبه و منطق یک قطعه سازندهی اساسی برای بسیاری از مدارهای محاسباتی از جمله واحد پردازش مرکزی کامپیوتر و واحد پردازنده‌ی گرافیکی است.
در شکل (7) طرح پیشنهادی واحد محاسبه و منطق برگشتپذیر پیشنهادی با استفاده بلوک پیشنهادی X، دروازه فینمن و دروازه فردکین نشان داده شده است.
شکل 7: طرح واحد محاسبه و منطق برگشتپذیر پیشنهادی
همانطور که از شکل (7) مشاهده میشود، طرح پیشنهادی واحد محاسبه و منطق از بلوک پیشنهادی X، دروازه فردکین و دروازه فینمن طراحی شده است که دارای تعداد چهار دروازه، تعداد یک وردی ثابت تعداد خروجی زائد برابر دو و هزینه کوانتومی آن برابر 13 میباشد و تعداد 25 عملیات منطقی را انجام میدهد. علاوه بر این جدول درستی واحد محاسبه و منطق پیشنهادر در جدول 3 نشان داده شده است.
جدول 3: جدول درستی واحد محاسبه و منطق برگشت پیشنهادی
S1 | S2 | S3 | A | B | C | D | O1 | O2 |
1 | 0 | 0 | A | 0 | 0 | 0 | A | 0 |
1 | 0 | 0 | 0 | B | 0 | 0 | B | 0 |
1 | 0 | 0 | 0 | 0 | C | 0 | C | 0 |
1 | 1 | 0 | A | 0 | 0 | 0 | A’ | 0 |
1 | 0 | 1 | 0 | B | 0 | 0 | B’ | 0 |
1 | 0 | 0 | 1 | 0 | C | 0 | C’ | 0 |
0 | 0 | 0 | A | B | 0 | 0 | AB | A xor B |
0 | 1 | 1 | A | B | 0 | 0 | A or B | A xor B |
0 | 0 | 0 | A | B | 0 | 0 | (AB)’ | A xor B |
0 | 1 | 1 | A | B | 0 | 0 | A nor B | A xor B |
1 | 1 | 1 | A | B | 0 | 0 | A xor B | A nor B |
1 | 1 | 0 | A | B | 0 | 0 | A xnor B | A’B |
1 | 0 | 0 | A | B | C | 0 | A + B | Carry |
1 | 0 | 1 | A | B | 1 | 0 | A – B | Barrow |
1 | 0 | 0 | A | 1 | 0 | 0 | A + 1 | Carry |
1 | 0 | 0 | 1 | B | 0 | 0 | B + 1 | Carry |
1 | 0 | 0 | 1 | 0 | C | 0 | C + 1 | Carry |
1 | 0 | 1 | A | 1 | 1 | 0 | A - 1 | Barrow |
1 | 1 | 0 | 1 | B | 1 | 0 | B - 1 | Barrow |
1 | 1 | 0 | 1 | 0 | C | 0 | C - 1 | Barrow |
1 | 1 | 0 | A | B | 1 | 0 | B -A | Barrow |
0 | 1 | 0 | A | B | 0 | 0 | A’B | A xnor B |
0 | 0 | 1 | A | B | 0 | 0 | AB’ | A xnor B |
0 | 0 | 1 | A | B | 0 | 0 | A xnor B | A B’ |
0 | 1 | 0 | A | B | 0 | 0 | A xnor B | A’B |
4-3- طراحی ساختار پیشنهادی برگشتپذیر در تکنولوژي آتاماتای سلولی نقطهای کوانتومی
در این بخش قصد داریم گیت برگشتپذیر را با استفاده از تکنولوژی QCA پیادهسازی کنیم. ما برای طراحی گیت برگشتپذیر از گیت XOR بهینه شده مرجع [39] استفاده کردهایم. همچنین از دو ساختار QCA فردکین و فینمن بهبود یافته شده مرجع[40] برای پیشنهاد واحد محاسبه و منطق پیشنهادی استفاده شده است. لازم به ذکر است از ساختار همسطح برای طراحی تمامی مدارات پیشنهادی استفاده شده است. ساختار سلولی گیت برگشتپذیر پیشنهادی در شکل (8) نشان داده شده است.
|
|
(الف) | (ب) |
شکل 8: ساختار سلولی گیت برگشتپذیر پیشنهادی و شبیه سازی (الف) ساختار سلولی، (ب) شبیهسازی
همانطوری که مشاهده میشود گیت برگشتپذیر پیشنهادی شامل 101 سلول، فضایی اشغالی آن μm2 0.11 و خروجی آن بعد از 4 کلاک تولید میشود.
برای تبدیل گیت برگشتپذیر به تمام جمعکننده برگشتپذیر تنها کافی است ورودی آخر یعنی C را به صفر تبدیل کنیم با این کار یک تمام جمعکننده با دو خروجی SUM و Cout به دست خواهد آمد. در شکل (9) تمام جمعکننده برگشتپذیر پیشنهادی بر پایه گیت برگشتپذیر پیشنهادی نشان داده شده است.
|
|
(الف) | (ب) |
شکل 9: ساختار سلولی تمام جمعکننده برگشتپذیر پیشنهادی همراه با شبیهسازی
همانطوری که مشاهده میشود تمام معیارهای ارزیابی تمام جمعکننده برگشتپذیر پیشنهادی با گیت برگشتپذیر پیشنهادی برابر میباشد.
همچنین در شکل (10) واحد محاسبه و منطق برگشتپذیر پیشنهادی بر پایه گیت پیشنهادی و گیت فردکین و گیت فینمن نشان داده شده است.
شکل 10: ساختار سلولی واحد محاسبه و منطق برگشتپذیر پیشنهادی
همانطوری که مشاهده میشود واحد محاسبه و منطق برگشتپذیر پیشنهادی شامل 307 سلول، فضایی اشغالی آن μm2 0.11 و خروجی آن بعد از 12 کلاک سیکل تولید میشود.
5- ارزیابی مدارهای پیشنهادی
در این بخش به ارزیابی کارهای پیشنهادی در مقایسه با کارهای گذشته پرداخته میشود. علاوه بر این در این بخش طرحهای پیشنهادی از نظر معیارهایی مانند تعداد دروازه، تعداد وردی ثابت، تعداد خروجی زائد و هزینه کوانتومی و تعداد عملیات منطقی نسبت به کارهای پیشین مقایسه میشوند. همچنین از لحاظ پارامترهایی مانند تعداد سلول مصرفی، فضای اشغالی و تأخیر نسبت به ساختارهای پیشین در اتوماتای سلولی نقطهای کوانتومی مقایسه خواهند شد. جدول 4 نتایج مقایسهای تمام جمعکنندههای موجود با ساختار پیشنهادی نشان داده شده است.
جدول 4: جدول مقایسهای تمام جمعکنندههای موجود با ساختار پیشنهادی
طرحها | ساختار | کلاک | فضای اشغالی | سلول |
In [41] | همسطح | 21 | 1.29 | 890 |
In [42] | تک‌لایه | 21 | 0.58 | 399 |
In [43] | همسطح | 17 | 0.61 | 417 |
In [44] | همسطح | 17 | 0.67 | 420 |
In [45] | همسطح | 26 | 0.60 | 396 |
In [46] | همسطح | 3.25 | 0.320 | 236 |
In [47] | همسطح | 3.25 | 0.570 | 178 |
In [19] | تک‌لایه | 1.5 | 0.11 | 123 |
In [48] | تک‌لایه | 4 | 0.21 | 121 |
In [20] | همسطح | 1.25 | 0.120 | 123 |
In [20] | همسطح | 1.25 | 0.121 | 121 |
Proposed | همسطح | 4 | 0.11 | 101 |
همانطور که در جدول 4 ملاحظه میشود طرح QCA برگشتپذیر پیشنهادی از لحاظ پارامترهایی همچون تعداد سلول مصرفی، فضای اشغالی، کلاک سیکل و تعداد عملیات محاسبات و منطقی نسبت به کارهای پیشینبرتری قابل توجهی دارد. همچنین جدول 5 نتایج مقایسهای QCA واحدهای محاسبه و منطق موجود با ساختار پیشنهادی نشان داده شده است.
جدول 5: جدول مقایسهای QCA واحدهای محاسبه و منطق موجود با ساختار پیشنهادی
طرح ها | تعداد سلول | فضای اشغالی | کلاک سایکل | ساختار | تعداد عملیات |
In [4] | 35596 | 11.37 | 9 | Wire crossing | 16 |
In [21] | 918 | 1.68 | 8.5 | تک لایه | 16 |
In [22] | 5368 | 2.28 | 7.25 | Wire crossing | 20 |
In [28] | 670 | 1.29 | 4 | چندلایه | 16 |
In [23] | 3075 | 2.34 | 2.25 | Wire crossing | 20 |
In [5] | 1010 | 1.86 | 4.25 | همسطح | 4 |
In [6] | 625 | 1.34 | 3.75 | همسطح | 4 |
In [31] | 480 | 0.75 | 15 | همسطح | 20 |
In [32] | 350 | 0.52 | 12 | همسطح | 20 |
In [34] | 350 | 0.410 | 3 | همسطح | 20 |
In [35] | 1153 | 2140 | 6 | چند لایه | 16 |
In [36] | 489 | 0.36 | 3.75 | چند لایه | 20 |
In [37] | 1024 | 2.3 | 3 | چند لایه | 16 |
In [38] | 443 | 0.45 | 5 | چند لایه | 12 |
Proposed | 307 | 0.11 | 12 | همسطح | 25 |
همانطور که در جدول 5 ملاحظه میشود طرح QCA برگشتپذیر واحد محاسبه و منطق پیشنهادی از لحاظ پارامترهایی همچون تعداد سلول مصرفی، فضای اشغالی و تعداد عملیات محاسبات و منطقی نسبت به کارهای پیشین برتری قابل توجهی دارد. همچنین جدول 6 نتایج مقایسهای واحدهای محاسبه و منطق QCA برگشتپذیر با ساختار پیشنهادی نشان داده شده است.
جدول 6: جدول مقایسه واحدهای محاسبه و منطق QCA برگشتپذیر موجود با ساختار پیشنهادی
تعداد دروازه | ورودی ثابت | خروجی زائد | هزینه کوانتومی | عملیات | طراحیها |
6 | 2 | 0 | 24 | 6 | [3]In #1 |
8 | 2 | 0 | 37 | 9 | [3]In #2 |
8 | 2 | 0 | 37 | 9 | [3]In #3 |
6 | 2 | 2 | 22 | 6 | [24]In #1 |
8 | 2 | 4 | 33 | 8 | [24]In #2 |
6 | 4 | 5 | 25 | 8 | [24]In #3 |
- | 3 | 2 | 19 | 6 | [25]In #1 |
- | 2 | 1 | 20 | 12 | [25]In #2 |
- | 0 | 0 | 20 | 10 | [25]In #3 |
10 | 4 | 8 | 29 | 12 | [26]In |
- | 3 | 8 | 52 | 8 | [27] In #1 |
- | 2 | 7 | 46 | 8 | [27] In #2 |
4 | 1 | 2 | 19 | 16 | In [28] |
- | 2 | 2 | 21 | 10 | [29]In #1 |
- | 4 | 8 | 24 | 12 | [29]In #2 |
16 | 4 | 11 | 44 | 13 | [30]In |
4 | 2 | 0 | 18 | 20 | [33]In |
4 | 1 | 1 | 18 | 20 | [34]In |
4 | 1 | 1 | 21 | 20 | [36]In |
4 | 1 | 2 | 13 | 25 | Proposed |
همانطوری که از جدول 6، مشاهده میشود طرح پیشنهادی واحد محاسبه و منطق پیشنهادی در این مقاله با تعداد 25 عملیان منطقی، تعداد 3 دروازه، تعداد 2 خروجی زائد، و تعداد یک ورودی ثابت و هزینه کوانتومی برابر 13 نسبت به تمام همتایان خود برتر میباشد. با توجه به جدول 7، واحد محاسبه و منطق پیشنهادی با تعداد عملیات بالا و هزینه کوانتومی پایین و همچنین تعداد دروازه کمتر نشان از برتری نسبت به تمامی طرحهای پیشین را می دهد. ALU برگشتپذیر پیشنهادی از نظر تعداد عملیات و هزینه کوانتومی نسبت به بهترین ساختار پیشین نشان از برتری را میدهند.
6- نتیجه‌گیری
در این مقاله در ابتدا یک عدد بلوک برگشتپذیر ۴×۴ جدید به نام X پیشنهاد داده‌ایم و سپس با استفاده از بلوک پیشنهاد شده X یک تمام جمعکننده با هزینه کوانتومی پایین طراحی کردهایم و همچنین با استفاده از تمام جمعکننده پیشنهادی، دروازه فین من و دروازه فرد کین یک واحد محاسبه و منطق با تعداد 25 عملیات محاسباتی و منطقی پیشنهاد داده‌ایم. در نهایت تمامی طرحهای پیشنهادی را در تکنولوژی QCA پیادهسازی کردهایم. همچنین نشان داده‌ایم که مدارهای پیشنهادی در این مقاله از نظر معیارهای ارزیابی همچون تعداد عملیات، هزینه کوانتومی، خروجی زائد، ورودی ثابت و تعداد دروازه نسبت به همه کار پیشین برتری دارند. علاوه بر این ساختارهای QCA برگشتپذیر پیشنهادی از نظر پارامترهای همچون کلاک سیکل، فضای اشغالی و تعداد سلول نسبت کارهای پیشین نشان از برتری را میدهند. علاوه بر این ALU برگشتپذیر پیشنهادی از نظر تعداد عملیات و تعداد دروازه، و هزینه کوانتومی نسبت به ساختارهای پیشین بهبود قابل‌توجهی را نشان میدهد. در آینده تمامی محققین می‌توانند از هر یک از ساختارهای برگشتپذیر پیشنهادی در طراحی مدارات پیچیده‌تری و با کارایی بالاتری استفاده کنند.
منابع
[1] R. Landauer, "Irreversibility and heat generation in the computing process," IBM journal of research and development, vol. 5, no. 3, pp. 183-191, 1961.
[2] C. H. Bennett, "Logical reversibility of computation," IBM journal of Research and Development, vol. 17, no. 6, pp. 525-532, 1973.
[3] M. A. Morrison, "Design of a reversible alu based on novel reversible logic structures," 2012.
[4] V. C. Teja, S. Polisetti, and S. Kasavajjala, "QCA based multiplexing of 16 arithmetic & logical subsystems-a paradigm for nano computing," in 2008 3rd IEEE International Conference on Nano/Micro Engineered and Molecular Systems, 2008: IEEE, pp. 758-763.
[5] S.-S. Ahmadpour, M. Mosleh, and S. R. Heikalabad, "An efficient fault-tolerant arithmetic logic unit using a novel fault-tolerant 5-input majority gate in quantum-dot cellular automata," Computers & Electrical Engineering, vol. 82, p. 106548, 2020.
[6] S.-S. Ahmadpour, M. Mosleh, and S. Rasouli Heikalabad, "The design and implementation of a robust single-layer QCA ALU using a novel fault-tolerant three-input majority gate," Journal of Supercomputing, vol. 76, no. 12, 2020.
[7] B. Sen, M. Dutta, S. Some, and B. K. Sikdar. (2014) Realizing reversible computing in QCA framework resulting in efficient design of testable ALU. ACM Journal on Emerging Technologies in Computing Systems (JETC). 30.
[8] A. Barenco et al. (1995) Elementary gates for quantum computation. Physical Review A. 3457.
[9] W. N. Hung, X. Song, G. Yang, J. Yang, and M. Perkowski. (2006) Optimal synthesis of multiple output Boolean functions using a set of quantum gates by symbolic reachability analysis. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 1652-1663.
[10] J. A. Smolin and D. P. DiVincenzo. (1996) Five two-bit quantum gates are sufficient to implement the quantum Fredkin gate. Physical Review A. 2855.
[11] M. Morrison. (2012) Design of a reversible alu based on novel reversible logic structures.
[12] M. S. Islam, M. M. Rahman, Z. Begum, M. Z. Hafiz, and A. Al Mahmud. (2009) Synthesis of fault tolerant reversible logic circuits. Testing and Diagnosis, 2009. ICTD 2009. IEEE Circuits and Systems International Conference on. 1-4.
[13] S. Shoaei and M. Haghparast. (2014) Novel designs of nanometric parity preserving reversible compressor. Quantum information processing. 1701-1714.
[14] H. M. H. Babu and M. S. Mia. (2016) Design of a compact reversible fault tolerant division circuit. Microelectronics journal. 15-29.
[15] M. Mohammadi and M. Eshghi. (2009) On figures of merit in reversible and quantum logic designs. Quantum information processing. 297-318.
[16] T. Toffoli, "Reversible computing," in Automata, Languages and Programming: Seventh Colloquium Noordwijkerhout, the Netherlands July 14–18, 1980 7, 1980: Springer, pp. 632-644.
[17] A. Peres, "Reversible logic and quantum computers," Physical review A, vol. 32, no. 6, p. 3266, 1985.
[18] E. Fredkin and T. Toffoli, "Conservative logic," International Journal of theoretical physics, vol. 21, no. 3-4, pp. 219-253, 1982.
[19] T. Sourabh, W. SANYAL, and R. SEETHUR, "Design of a Reversible Full Adder Using Quantum Cellular Automata," The Eurasia Proceedings of Science Technology Engineering and Mathematics, vol. 21, pp. 500-505, 2022.
[20] M. Vahabi, E. Rahimi, P. Lyakhov, A. N. Bahar, K. A. Wahid, and A. Otsuki, "Novel Quantum-Dot Cellular Automata-Based Gate Designs for Efficient Reversible Computing," Sustainability, vol. 15, no. 3, p. 2265, 2023.
[21] N. Gupta, K. Choudhary, and S. Katiyal, "Two bit arithmetic logic unit (ALU) in QCA," International Journal on Recent Trends in Engineering & Technology, vol. 8, no. 2, p. 35, 2013.
[22] B. Sen, M. Dutta, S. Some, and B. K. Sikdar, "Realizing reversible computing in QCA framework resulting in efficient design of testable ALU," ACM Journal on Emerging Technologies in Computing Systems (JETC), vol. 11, no. 3, p. 30, 2014.
[23] M. Goswami, B. Sen, R. Mukherjee, and B. K. Sikdar, "Design of testable adder in quantum‐dot cellular automata with fault secure logic," Microelectronics Journal, vol. 60, pp. 1-12, 2017.
[24] P. Moallem, M. Ehsanpour, A. Bolhasani, and M. Montazeri, "Optimized reversible arithmetic logic units," Journal of Electronics (China), vol. 31, no. 5, pp. 394-405, 2014.
[25] M. Haghparast and A. Bolhassani, "Optimization approaches for designing quantum reversible arithmetic logic unit," International Journal of Theoretical Physics, vol. 55, no. 3, pp. 1423-1437, 2016.
[26] A. Deeptha, D. Muthanna, M. Dhrithi, M. Pratiksha, and B. Kariyappa, "Design and optimization of 8 bit ALU using reversible logic," in 2016 IEEE International Conference on Recent Trends in Electronics, Information & Communication Technology (RTEICT), 2016: IEEE, pp. 1632-1636.
[27] A. Banerjee and D. K. Das, "A new ALU architecture design using reversible logic," in 2016 Sixth International Symposium on Embedded Computing and System Design (ISED), 2016: IEEE, pp. 187-191.
[28] A. Naghibzadeh and M. Houshmand, "Design and simulation of a reversible ALU by using QCA cells with the aim of improving evaluation parameters," Journal of Computational Electronics, vol. 16, no. 3, pp. 883-895, 2017.
[29] A. Bolhassani and M. Haghparast, "Optimized designs of reversible arithmetic logic unit," Turkish Journal of Electrical Engineering & Computer Sciences, vol. 25, no. 2, pp. 1137-1146, 2017.
[30] M. Bhusal, R. Rohith, and R. Sakthivel, "Single Bit Fault Detecting ALU Design using Reversible Gates," in 2020 International Conference on Emerging Trends in Information Technology and Engineering (ic-ETITE), 2020: IEEE, pp. 1-6.
[31] M. Norouzi, S. R. Heikalabad, and F. Salimzadeh, "A reversible ALU using HNG and Ferdkin gates in QCA nanotechnology," International Journal of Circuit Theory and Applications, vol. 48, no. 8, pp. 1291-1303, 2020.
[32] B. Safaiezadeh, E. Mahdipour, M. Haghparast, S. Sayedsalehi, and M. Hosseinzadeh, "Novel design and simulation of reversible ALU in quantum dot cellular automata," The Journal of Supercomputing, vol. 78, no. 1, pp. 868-882, 2022.
[33] R. Aliabadian, M. Golsorkhtabaramiri, S. R. Heikalabad, and M. K. Sohrabi, "Design of an ultra-high-speed coplanar QCA reversible ALU with a novel coplanar reversible full adder based on MTSG," The European Physical Journal Plus, vol. 138, no. 5, p. 481, 2023.
[34] R. Aliabadian, M. Golsorkhtabaramiri, S. R. Heikalabad, and M. K. Sohrabi, "Design of a reversible ALU using a novel coplanar reversible full adder and MF gate in QCA nanotechnology," Optical and Quantum Electronics, vol. 55, no. 2, p. 191, 2023.
[35] M. Alharbi, G. Edwards, and R. Stocker, "Reversible Quantum-Dot Cellular Automata-Based Arithmetic Logic Unit," Nanomaterials, vol. 13, no. 17, p. 2445, 2023.
[36] R. Faraji and A. Rezai, "Design of a multilayer reversible ALU in QCA technology," The Journal of Supercomputing, pp. 1-24, 2024.
[37] V. Bevara, S. Bevara, S. Busi, R. M. Krishna, and P. Aylapogu, "Ultra low power reversible arithmetic processor based on QCA," Optical and Quantum Electronics, vol. 56, no. 4, p. 586, 2024.
[38] M. Ebrahimy, M. Gholami, H. Adarang, and R. Yousefi, "A novel low-latency ALU in the one-dimensional clock scheme in QCA nanotechnology," The European Physical Journal Plus, vol. 139, no. 2, p. 115, 2024.
[39] S.-S. Ahmadpour, M. Mosleh, and S. R. Heikalabad, "A revolution in nanostructure designs by proposing a novel QCA full-adder based on optimized 3-input XOR," Physica B: Condensed Matter, vol. 550, pp. 383-392, 2018.
[40] M. Abutaleb, "Robust and efficient QCA cell-based nanostructures of elementary reversible logic gates," The Journal of Supercomputing, vol. 74, no. 11, pp. 6258-6274, 2018.
[41] M. Arun and S. Saravanan, "Reversible arithmetic logic gate (ALG) for quantum computation," International Journal of Intelligent Engineering and Systems, vol. 6, no. 3, pp. 1-9, 2013.
[42] M. Haghparast and K. Navi, "A novel reversible full adder circuit for nanotechnology based systems," Journal of Applied Sciences, vol. 7, no. 24, pp. 3995-4000, 2007.
[43] P. Biswas, N. Gupta, and N. Patidar, "Basic reversible logic gates and it’s QCA implementation," Int. Journal of Engineering Research and Applications, vol. 4, no. 6, pp. 12-16, 2014.
[44] A. K. Biswas, M. M. Hasan, A. R. Chowdhury, and H. M. H. Babu, "Efficient approaches for designing reversible binary coded decimal adders," Microelectronics journal, vol. 39, no. 12, pp. 1693-1703, 2008.
[45] H. Thapliyal and M. Srinivas, "Novel reversibleTSG'gate and its application for designing components of primitive reversible/quantum ALU," in Information, Communications and Signal Processing, 2005 Fifth International Conference on, 2005: IEEE, pp. 1425-1429.
[46] S. Hashemi, M. Rahimi Azghadi, and K. Navi, "Design and analysis of efficient QCA reversible adders," The Journal of Supercomputing, vol. 75, pp. 2106-2125, 2019.
[47] P. Kumar and S. Singh, "Optimization of the area efficiency and robustness of a QCA-based reversible full adder," Journal of Computational Electronics, vol. 18, pp. 1478-1489, 2019.
[48] R. Karwa, S. Singh, N. Nithin, Y. Karekar, and R. Seethur, "Design and Implementation of Novel Reversible Full Adder using QCA," in 2023 7th International Conference on Computing Methodologies and Communication (ICCMC), 2023: IEEE, pp. 1460-1465.
مقالات مرتبط
-
استفاده از روش بهینه‌سازی ازدحام گربه‌ها به منظور مکان‌یابی گره در شبکه حسگر بی‌سیم
تاریخ چاپ : 1397/12/01 -
کنترل مد لغزشی ترمینال جهت کنترل خطای موقعیت عرضی خودرو با رویکرد کاهش چترینگ
تاریخ چاپ : 1397/12/01 -
سیستم امنیتی فازی دو اولویتی برای تمایز بین حمله منع سرویس و ازدحام در شبکه حسگر بدن
تاریخ چاپ : 1397/12/01
حقوق این وب‌سایت متعلق به سامانه مدیریت نشریات دانشگاه آزاد اسلامی است.
حق نشر © 1404-1400