

A New Step-Down DC-DC Converter with Synchronous Rectifier and Soft Switching Conditions

Rouhollah Khorami, *PhD Student*, Majid Delshad, *Associate Professor*, Hadi Saghafi, *Assistant Professor*

Department of Electrical Engineering- Isfahan (Khorasgan) Branch, Islamic Azad University, Isfahan, Iran
ro.khorami@gmail.com, delshad@khuif.ac.ir, h.saghafi@khuif.ac.ir

Abstract

In this paper, a high step down converter with a synchronous rectifier is presented, so that both the main switch and the rectifier switch operate under soft switching condition. Since the proposed converter gain is much lower than the conventional buck converter, it does not have the problems of these converters such as narrow duty cycle, high voltage stress and high switch current, etc. In the proposed converter, the voltage stress on the switch is reduced, so a switch with lower drain-source resistance ($R_{DS(ON)}$) can be used and the conduction losses are reduced. On the other hand, because the diodes of the circuit are switched off under zero current switching condition, do not have the problem of reverse recovery. Switching losses of the switches are also greatly reduced due to operating under zero voltage switching conditions. The proposed converter has been thoroughly analyzed and a practical 120 W prototype has been made to prove the correctness of the circuit analysis.

Keywords: efficiency, high step-up converter, low voltage stress, synchronous rectifier

Received: 31 December 2020

Revised: 3 March 2021

Accepted: 10 March 2021

Corresponding Author: Dr. Majid Delshad

یک مبدل بسیار کاهنده جدید با یکسوساز همزمان و کلیدزنی در ولتاژ صفر

روح اله خرمی، دانشجوی دکتری، مجید دلشاد، دانشیار، هادی ثقفی، استادیار

دانشکده فنی مهندسی - واحد اصفهان (خوراسگان)، دانشگاه آزاد اسلامی، اصفهان، ایران
ro.khorami@gmail.com, delshad@khuisf.ac.ir, h.saghafi@khuisf.ac.ir

چکیده: در این مقاله یک مبدل بسیار کاهنده با یکسوساز همزمان ارایه گردیده است، بطوریکه سویچ اصلی و سویچ یکسوساز هر دو بصورت نرم کلیدزنی می گردند. از آنجائیکه بهره مبدل پیشنهادی بسیار پایین تر از مبدل کاهنده عادی است. مشکلات مبدل باک عادی نظیر ضریب وظیفه باریک، استرس ولتاژ و جریان سویچ بالا و... را ندارد. در مبدل پیشنهادی استرس ولتاژ روی سویچ کاهش یافته است، در نتیجه می توان از سویچ با مقاومت درین-سورس پایین تر استفاده نمود و تلفات هدایتی کاهش می یابد. از طرفی به علت آنکه دیوهای مدار نیز بصورت کلیدزنی در جریان صفر خاموش می شوند، مشکل بازیابی معکوس ندارند. تلفات کلیدزنی سویچها نیز به خاطر عملکرد تحت شرایط کلیدزنی در ولتاژ صفر به شدت کاهش می یابد. از طرفی انرژی سلف نشتی در خازن خروجی تخلیه می گردد و بالازدگی ولتاژ دو سر المانها وجود ندارد. مبدل پیشنهادی به طور کامل تحلیل شده و برای اثبات درستی تحلیل ها ی مدار یک نمونه عملی ۱۲۰ وات از آن ساخته شده است.

کلمات کلیدی: استرس ولتاژ پایین، افزایش بازده، سویچ یکسوساز همزمان، مبدل بسیار کاهنده

تاریخ ارسال مقاله: ۱۳۹۹/۱۰/۱۰

تاریخ بازنگری مقاله: ۱۳۹۹/۱۲/۱۲

تاریخ پذیرش مقاله: ۱۳۹۹/۱۲/۱۹

نام نویسنده ی مسئول: دکتر مجید دلشاد

نشانی نویسنده ی مسئول: دانشکده فنی-مهندسی، دانشگاه آزاد اسلامی واحد اصفهان (خوراسگان)، اصفهان، ایران

۱- مقدمه

امروزه مبدل‌های باک کاربرد زیادی در صنعت پیدا کرده‌اند نظیر تغذیه میکروپروسورها، باطری شارژرها، درایورهای لامپ‌های ال-ای-دی و غیره. مبدل باک پایه در کاربردهای بسیار کاهنده از مشکلاتی نظیر کوچک بودن ضریب وظیفه، کلیدزنی سخت و تلفات زیاد هدایتی دیود خروجی رنج می‌برد که در بسیاری از تحقیقات به برطرف کردن مشکلات آن پرداخته شده است [۱،۲].

در کاربردهای ولتاژ خروجی پایین و جریان بالا ضریب وظیفه کوچک باعث بزرگ شدن سلف فیلتر خروجی، افزایش تلفات هدایتی و کلیدزنی می‌گردد. بنابراین روش‌های متعددی برای افزایش ضریب وظیفه و کاهش بهره ولتاژ آرایه شده است. در مراجع [۳] و [۴] یک مبدل باک دوفاز آرایه شده که با استفاده از دو خازن سری ضریب وظیفه را افزایش داده و به‌صورت اتوماتیک بالانس جریان-ثانیه خازن‌ها تامین می‌شود. اما مشکل بزرگ این مبدل‌ها این است که بهره ولتاژ آنها وابستگی کمی به ضریب وظیفه دارد و برای حل مشکل آن باید حداقل ساختار یک فاز آن تغییر نماید [۵،۶]. یک مبدل PWM سویچ خازنی در مرجع [۷] آرایه گردیده که مشکل مذکور را حل می‌کند ولی وجود دو سویچ سری در مسیر عبور توان باعث افزایش تلفات هدایتی و کاهش راندمان می‌گردد. یک روش دیگر برای افزایش ضریب وظیفه اضافه کردن سلف‌های تزویج شده به ساختار مبدل کاهنده است [۸،۹]. همچنین کلیدزنی در ولتاژ صفر و استفاده از یکسوسازهای خود تحریک به جای دیود خروجی باعث بهبود راندمان مبدل می‌گردد. اما دو مشکل وجود دارد: اول وابسته بودن بازه کلیدزنی نرم به بار و دوم وجود سویچ با سورس شناور در مدار است که موجب پیچیدگی مدار درایور مبدل می‌گردد.


روش دیگر کاهش بهره و افزایش ضریب وظیفه استفاده از سلف‌های سر-وسط است ولی وجود جهش‌های ولتاژ دو سر سویچ به خاطر تخلیه انرژی سلف نشستی در آن، استفاده از مدارهای کلمپ پسیو یا فعال ضروری می‌سازد که خود خود موجب تحمیل تلفات اضافی به مبدل می‌گردد [۱۰،۱۱]. استفاده از مدار کلمپ فعال نیز موجب اضافه شدن یک سویچ کمکی با سورس شناور به مبدل می‌گردد. مبدل‌های دوفاز بسیار کاهنده دیگری نیز آرایه شده‌اند [۱۲،۱۳]. اما به‌خاطر ساختار دوفاز و تعداد المان‌های بالا در بارهای سبک بازده این مبدل‌ها کاهش زیادی می‌یابد.

در این مقاله برای برطرف کردن مشکلات مبدل باک در کاربردهای بسیار کاهنده یک مدار جدید معرفی شده است. در مبدل پیشنهادی هر دو سوئیچ مبدل تحت ولتاژ صفر کلیدزنی می‌شوند و مسئله بازیابی معکوس برای دیودها کمینه شده است. همچنین اسپایک ولتاژ دو سر سوئیچ‌ها مهار شده و از تعداد کمینه المان مغناطیسی استفاده شده است و بهره مبدل در مقایسه با مبدل باک پایه بسیار کمتر است. از طرفی به‌خاطر کاهش تلفات کلیدزنی امکان افزایش فرکانس و کاهش ابعاد مبدل فراهم می‌آید.

ساختار مقاله به این شرح است. ابتدا در بخش دوم مبدل بسیار کاهنده پیشنهادی آرایه و عملکرد آن به‌صورت کامل شرح داده می‌شود، سپس در بخش سوم مبدل آنالیز گردیده و روند طراحی المان‌های آن آورده شده و در بخش چهارم مبدل پیشنهادی در نرم افزار پی-اسپایس شبیه‌سازی گردیده و نشان داده می‌شود که نتایج حاصل تحلیل‌های مبدل را تایید می‌نماید. در نهایت در بخش ششم مبدل پیشنهادی مطابق با طراحی انجام شده پیاده‌سازی گردیده و نتایج آزمایشگاهی آن آورده شده است.

۲- مبدل بسیار کاهنده با کلیدزنی نرم پیشنهادی

شکل (۱) مدار بسیار کاهنده کلیدزنی نرم پیشنهادی را نشان می‌دهد. در این شکل، سوئیچ S_1 سوئیچ اصلی مبدل است و S_2 سوئیچ سنکرون جایگزین شده به جای دیود مبدل است که با یک تاخیر مشخص نسبت به سوئیچ اصلی روشن و هم‌چنین با یک تاخیر مشخص قبل از روشن شدن مجدد سوئیچ اصلی، خاموش می‌شود. در این مبدل سلف‌های L_1 و L_2 با یکدیگر تزویج شده‌اند تا شرایط کلیدزنی نرم را برای سوئیچ‌های مبدل فراهم آورند. از دیود D_1 نیز برای جلوگیری از منفی شدن جریان L_2 استفاده شده است. سلف L_3 ، خازن C و دیودهای D_1 و D_2 نیز یک مدار کمکی جهت کاهش بهره ولتاژ مبدل نسبت به مبدل باک پایه هستند.



شکل (۱): مبدل بسیار کاهنده پیشنهادی کلیدزنی در ولتاژ صفر

Figure (1): The proposed ZVT high step-down converter

۱-۲- عملکرد مدار پیشنهادی

برای تحلیل عملکرد مبدل پیشنهادی، فرض‌های زیر نیز جهت ساده‌سازی هر چه بیشتر تحلیل مبدل در نظر گرفته می‌شود.
 - برای جلوگیری از وارد شدن ریپل ولتاژ خازن‌های خروجی و خازن C و همچنین ریپل ولتاژ منبع ورودی و با توجه به اینکه این ریپل‌ها نسبت به سطح ولتاژ دو سر این خازن بسیار کوچک‌تر است، فرض می‌شود ولتاژ دو سر این المان‌ها ثابت هستند.
 - اندازه سلف L_3 به اندازه کافی بزرگ هستند و می‌توان از ریپل جریان آن نسبت به سطح جریان عبوری از آنها در یک دوره کلیدزنی صرف نظر نمود.
 - از قطعات پارازیتی دیگر مدار با توجه به بسیار کم بودن تاثیر آنها صرف نظر شده است.
 - نسبت n_1/n_2 برابر n در نظر گرفته می‌شود.

با در نظر گرفتن فرض‌های بالا، برای مبدل پیشنهادی می‌توان در یک سیکل کلیدزنی در حالت پایدار عملکردی، هفت وضعیت مختلف در نظر گرفت که در ادامه عملکرد مبدل در هر یک از این هفت وضعیت توضیح داده خواهد شد. شکل موج‌های کلیدی نظری عملکرد مدار پیشنهادی در هر یک سیکل کلیدزنی در شکل (۲) نشان داده شده است و شکل (۳) مدار معادل مبدل را در هر یک از وضعیت‌های مختلف عملکردی نشان می‌دهد. قبل از وضعیت اول سوئیچ S_1 روشن و سوئیچ S_2 خاموش است. همچنین در این وضعیت دیودهای D_1 و D_2 خاموش هستند و دیود D_3 در حال هدایت است. خازن در حال انتقال انرژی به سلف L_m است و سلف‌های L_3 و L_m در حال شارژ شدن هستند. این وضعیت تا خاموش شدن سوئیچ S_1 ادامه می‌یابد. در ادامه روابط جریان سلف مغناطیس‌کنندگی و جریان سلف L_3 آورده شده است.


$$I_{Lm}(t) = I_{Lm}(t_0) + \frac{V_C - V_o}{L_m}(t - t_0) \quad (1)$$

$$I_{L3}(t) = I_{L3}(t_0) + \frac{V_{in} - V_C}{L_3}(t - t_0) \quad (2)$$

وضعیت اول ($t_0 < t < t_1$): در لحظه t_0 ، سوئیچ S_1 خاموش می‌شود و به‌خاطر وجود خازن اسنابر C_{s1} دو سر آن خاموش شدن سوئیچ S_1 تحت ولتاژ صفر انجام می‌شود. با خاموش شدن S_1 ، خازن C_{s1} شروع به شارژ و خازن C_{s2} شروع به دشارژ می‌کند تا با رسیدن ولتاژ خازن C_{s1} به ولتاژ $V_{in} + V_C$ و همچنین تخلیه شدن کامل خازن C_{s2} این وضعیت به پایان رسد. در انتهای این وضعیت دیود D_2 تحت شرایط کلیدزنی در ولتاژ صفر روشن می‌شود.

$$V_{Cs1}(t) = \frac{I_{Lm}}{C_{s1} + C_{s2}}(t - t_1) \quad (3)$$

$$V_{Cs2}(t) = V_C - \frac{I_{Lm}}{C_{s1} + C_{s2}}(t - t_1) \quad (4)$$



شکل (۲): شکل موج‌های کلیدی عملکرد مبدل پیشنهادی در یک دوره کلیدزنی
Figure (2): The Key waveforms of the proposed converter in a cycle


وضعیت دوم ($t_1 < t < t_2$): با رسیدن ولتاژ خازن C_{S2} به سطح صفر، دیود موازی معکوس سوئیچ S_2 روشن می‌شود و مانع از منفی شدن ولتاژ این خازن می‌شود. بنابراین در این وضعیت دیود موازی معکوس سوئیچ S_2 روشن است و ولتاژ خروجی به صورت معکوس دوسر سلف مغناطیس کنندگی L_m قرار می‌گیرد و جریان آن را به صورت خطی کاهش می‌دهد. ولتاژ V_o از طریق سیم‌پیچ ایده‌آل عبور می‌کند و دو سر سلف نشستی قرار می‌گیرد در نتیجه دیود D_1 هدایت کرده و جریان آن شروع به افزایش جریان آن به صورت خطی می‌نماید. در طی مدت زمان این وضعیت جریان عبوری از سیم پیچ n_1 در حال افزایش است و جریان I_o در حال کاهش است تا در انتهای این وضعیت جریان دیود بدنه سوئیچ S_2 به صفر برسد. قبل از صفر شدن جریان دیود معکوس S_2 ، سوئیچ S_2 باید روشن شود تا شرایط کلیدزنی در ولتاژ صفر برای S_2 فراهم باشد. همچنین در این وضعیت دیود D_2 روشن است و مسیر جریان سلف L_3 از طریق این دیود فراهم می‌شود و خازن C شارژ می‌گردد.

$$I_{Lk}(t) = \frac{V_o}{n.L_{lk}}(t - t_2) \quad (5)$$

$$I_{Lm}(t) = \frac{V_o}{L_m}(t - t_2) \quad (6)$$

$$I_o(t) = I_{Lm}(t) - \frac{I_{Lk}(t)}{n} \quad (7)$$

$$I_{L3}(t) = I_{L3}(t_2) - \frac{V_C}{L_3}(t - t_2) \quad (8)$$



شکل (۳): مدارهای معادل مبدل بسیار کاهنده پیشنهادی در هر یک از وضعیت‌های عملکرد آن

Figure (3): The equivalent circuit of the proposed converter in each operation mode

وضعیت سوم ($t_2 < t < t_3$): در این وضعیت سوئیچ S_2 روشن است و ولتاژ خروجی همچنان به صورت معکوس دوسر سلف L_m قرار دارد و بنابراین این سلف در حال دشارژ شدن است. همچنین ولتاژ خروجی از طریق سیم‌پیچ ایده‌آل عبور کرده و به‌خاطر

روشن بودن دیود D_1 و همچنین سوئیچ S_2 دو سر سیم پیچ L_{lk} قرار دارد و در حال افزایش جریان آن است. سلف L_3 نیز در حال شارژ نمودن خازن C است. این وضعیت تا خاموش شدن سوئیچ S_2 ادامه می‌یابد.

$$I_{S_2}(t) = \left(\frac{1+n}{n}\right)I_{L_{lk}}(t) - I_{L_m}(t) \quad (9)$$

وضعیت چهارم ($t_3 < t < t_4$): در لحظه t_3 ، سوئیچ S_2 خاموش می‌شود و جریان عبوری از آن شروع به شارژ خازن C_{S_2} می‌نماید. به خاطر وجود خازن C_{S_2} خاموش شدن سوئیچ S_2 تحت شرایط کلیدزنی در ولتاژ صفر انجام می‌شود. در طی مدت زمان این وضعیت، خازن C_{S_2} در حال شارژ و خازن C_{S_1} در حال دشارژ است. در انتهای این وضعیت ولتاژ خازن C_{S_2} به ولتاژ $V_{in} + V_c$ می‌رسد و ولتاژ خازن C_{S_1} به صفر کاهش می‌یابد.

$$V_{C_{S_1}}(t) = V_{in} + V_c - \frac{\left[\left(\frac{1+n}{n}\right)I_{L_{lk}}(t_4) - I_{L_m}(t_4)\right]}{C_{S_1} + C_{S_2}}(t - t_4) \quad (10)$$

وضعیت پنجم ($t_4 < t < t_5$): این وضعیت با روشن شدن دیود بدنه سوئیچ S_1 آغاز می‌شود. در این وضعیت می‌توان S_1 را تحت ولتاژ صفر روشن نمود. در طی مدت زمان این وضعیت جریان سلف L_{lk} به صورت خطی شروع به کاهش می‌کند. با رسیدن جریان سلف L_{lk} به جریان سلف L_m ، جریان عبوری از سوئیچ مثبت می‌شود و دیود موازی معکوس آن خاموش می‌گردد. همچنین با خاموش شدن دیود موازی معکوس سوئیچ، دیود D_2 نیز خاموش می‌شود.

$$I_{L_{lk}}(t) = I_{L_{lk}}(t_5) - \frac{V_{in} + V_c + (V_{in} + V_c - V_o)/n}{L_{lk}}(t - t_5) \quad (11)$$

وضعیت ششم ($t_5 < t < t_6$): در این وضعیت سوئیچ S_1 روشن است و سوئیچ S_2 خاموش است. جریان عبوری از سلف نشتی همچنان به صورت خطی و با شیب جدید در حال کاهش است. در این وضعیت دیود D_3 روشن می‌شود و خازن C شروع به تزریق انرژی به مدار می‌نماید. در انتهای این وضعیت جریان سلف نشتی L_{lk} به صفر می‌رسد و دیود D_1 تحت شرایط کلیدزنی در جریان صفر خاموش می‌شود.

$$I_{L_{lk}}(t) = I_{L_{lk}}(t_6) - \frac{V_c + (V_c - V_o)/n}{L_{lk}}(t - t_6) \quad (12)$$

وضعیت هفتم ($t_6 < t < t_7$): در این وضعیت جریان سوئیچ S_1 ثابت و برابر جریان سلف مغناطیس‌کنندگی است.

۳- ویژگی‌های مبدل پیشنهادی و نحوه طراحی المان‌های آن

در این قسمت به بررسی ویژگی‌های اصلی مبدل پیشنهادی و نحوه تعیین مقادیر و انتخاب قطعات آن پرداخته می‌شود.

۳-۱- نسبت تبدیل ولتاژ خروجی به ورودی مبدل پیشنهادی


با استفاده از قاعده بالانس ولت ثانیه برای سلف‌های L_m و L_3 و با توجه به بسیار کوچکتر بودن سلف نشتی از سلف مغناطیس‌کنندگی، رابطه ولتاژ خازن C و همچنین بهره ولتاژ مبدل پیشنهادی به صورت زیر است که در شکل (۴) نیز بهره به دست آمده با بهره مبدل باک عادی مقایسه گردیده است.

$$V_c = D \cdot V_{in} \quad (13)$$

$$\frac{V_o}{V_{in}} = D^2 \quad (14)$$

۳-۲- استرس ولتاژ قطعات نیمه هادی

با توجه به مدار در مواقعی که دیود D_2 روشن است، دیود D_3 خاموش است و ولتاژ ورودی دو سر این دیود قرار می‌گیرد. همچنین در بازه زمانی روشن بودن دیود D_3 ولتاژ ورودی دو سر دیود D_2 قرار دارد. بنابراین استرس ولتاژ این دیودها برابر است با ولتاژ ورودی است.



شکل (۴): بهره مبدل کاهنده پیشنهادی در مقایسه با مبدل باک متداول تحت تغییرات ضریب وظیفه
Figure (4): The voltage gains of the proposed converter in versus variation of duty cycle

$$\overline{V_{D2}} = \overline{V_{D3}} = V_{in} \quad (15)$$

هم چنین در لحظات خاموش بودن سوئیچ S_1 با توجه به روشن بودن سوئیچ S_2 ولتاژ $V_{in}+V_C$ دو سر سوئیچ S_1 قرار دارد. همچنین در لحظات اولیه روشن شدن دیود معکوس سوئیچ S_1 ، ولتاژ $V_{in}+V_o$ دو سر سوئیچ S_2 قرار می‌گیرد.

$$\overline{V_{S1}} = \overline{V_{S2}} = V_{in} + V_C = (1 + D) \cdot V_{in} \quad (16)$$

استرس ولتاژ دیود D_1 نیز با توجه به اینکه در زمان روشن بودن سوئیچ S_1 ، ولتاژی معادل جمع ولتاژ V_C بعلاوه ولتاژ خروجی منتقل شده از سیم پیچ ایده آل دو سر آن قرار می‌گیرد، به صورت زیر محاسبه می‌شود.

$$\overline{V_{D1}} = D \cdot V_{in} + \frac{D^2 \cdot V_{in}}{n} \quad (17)$$

با برابر در نظر گرفتن نسبت دوره‌های سیم پیچ‌ها، رابطه بالا به صورت زیر خواهد بود.

$$\overline{V_{D1}} = D(1 + D) \cdot V_{in} \quad (18)$$

که مقداری بسیار کمتر از سطح ولتاژ ورودی است.

۳-۳- ماکزیمم جریان سلف نشستی

با توجه به توضیحات نحوه عملکرد مبدل، در مدت زمان خاموش بودن سوئیچ کمکی، ولتاژ خروجی با عبور از سیم پیچ ایده آل دو سر سلف نشستی قرار می‌گیرد و جریان آن را افزایش می‌دهد. بنابراین:

$$\overline{I_{D1}} = \frac{V_o \cdot (1 - D) \cdot T_s}{n \cdot L_{lk}} \quad (19)$$

۳-۴- شرط برقراری کلیدزنی نرم برای سوئیچ‌ها

در مورد سوئیچ S_2 ، چون بعد از خاموش شدن سوئیچ S_1 جریان عبوری از L_m شروع به دشارژ خازن خروجی S_2 و شارژ خازن خروجی S_1 می‌شود، بزرگتر از صفر بودن جریان L_m موجب برقراری شرایط کلیدزنی نرم در این سوئیچ می‌شود. در مورد سوئیچ S_1 نیز شرط زیر باید برقرار باشد.

$$I_{D1 \max} \left(\frac{1 + n}{n} \right) > I_{Lm} \quad (20)$$

در رابطه بالا، I_{Lm} بیشترین جریان سلف مغناطیس‌کنندگی در بار نامی است. با ادغام رابطه‌های (۷) و (۸) برای برقراری کلیدزنی نرم، نامساوی زیر باید برقرار باشد.

$$L_{lk} < \frac{V_o \cdot (1-D) \cdot T_S}{n I_o} \left[\frac{n+1}{n} - \frac{(1-D)(n+1)}{2(n+1-D)} \right] \quad (21)$$

۴- نتایج شبیه‌سازی مبدل پیشنهادی

در این بخش نتایج شبیه‌سازی یک نمونه آزمایشی از مبدل پیشنهادی گزارش خواهد شد. نمونه آزمایشی از مبدل پیشنهادی برای تبدیل ولتاژ ۱۵۰ ولت ورودی به ولتاژ ۲۴ ولت خروجی طراحی شده است. علت انتخاب ۱۵۰ ولت ورودی در واقع کاربرد برای برق شهر ۱۱۰ ولت است. با توجه به عملکرد کلیدزنی نرم مبدل پیشنهادی فرکانس کلیدزنی برای مبدل پیشنهادی برابر ۱۰۰ کیلوهرتز در نظر گرفته شده است. مقادیر المان‌های استفاده شده در شبیه‌سازی نمونه آزمایشی مبدل پیشنهادی در جدول (۱) نشان داده شده‌اند.

شکل (۵-الف) شکل موج جریان و ولتاژ سوئیچ S_1 را نشان می‌دهد. در این شکل روشن شدن و خاموش شدن نرم این سوئیچ تحت ولتاژ صفر مشخص است. قبل از روشن شدن این سوئیچ دیود موازی معکوس آن روشن شده است و برای لحظاتی جریان آن منفی است و در این لحظات سوئیچ را می‌توان روشن نمود. با توجه به این شکل همچنین می‌توان دریافت که ولتاژ دو سر سوئیچ بعد از روشن شدن به یک سطح ولتاژ ثابت محدود شده است. شکل (۵-ب) مربوط به سوئیچ S_2 است. این سوئیچ نیز تحت ولتاژ صفر خاموش و روشن می‌شود. بعد از خاموش شدن این سوئیچ برای لحظات روشن بودن دیود موازی معکوس سوئیچ S_2 و همچنین روشن بودن دیود D_2 ولتاژ این سوئیچ به مقدار $V_{in} + V_C$ محدود شده است و پس از آن کاهش می‌یابد. این سوئیچ نیز بالا زدگی ولتاژ ندارد. شکل (۶) ولتاژ و جریان دیودها را نشان می‌دهد همانطور که مشاهده می‌شود دیودها در جریان صفر خاموش می‌گردند که به همین دلیل مشکل بازیابی معکوس ندارند.

Table (1): The specification of the proposed converter in PSPICE


جدول (۱): مقادیر و نوع المان‌های استفاده شده در نرم افزار PSPICE

مشخصه	المان
۱۱۵ وات	توان خروجی
IRF740	سوئیچ های S_1 و S_2
Byv32-200	دیود D_1
MUR460	دیودهای D_2 و D_3
۱ نانو فاراد	خازن اسنابر
۰/۶۲ میلی هانری	سلف L_m
۱	نسبت دور ترانسفورمر (n_2/n_1)
۰/۹۹	ضریب تزویج
۲۰۰ میکرو هانری	سلف L_3
۴۷ میکرو فاراد	خازن خروجی مبدل


بازده مبدل در ۵ بار مختلف اندازه گیری و محاسبه شده است. شکل (۷) بازده مبدل کاهنده پیشنهادی را به همراه بازده مبدل باک سری با سوئیچ ادغام شده نشان می‌دهد. همان‌طور که از شکل مشخص است بازده مبدل پیشنهادی در بار کامل برابر با ۹۴ درصد است.

۵- نتایج آزمایشگاهی مبدل پیشنهادی

برای تایید عملی بودن مدار پیشنهادی یک نمونه آزمایشی از آن با مشخصات مشابه با مدار شبیه‌سازی شده در آزمایشگاه ساخته شده است که شکل (۸) نمونه ساخته شده مبدل پیشنهادی را نمایش می‌دهد و شکل (۹) نتایج پیاده‌سازی عملی مبدل پیشنهادی را نمایش می‌دهد.



الف) سوئیچ S_1



ب) سوئیچ S_2

شکل (۵): شکل موج ولتاژ (بالا) و جریان (پایین)


(مقیاس ولتاژ 100V/div ، مقیاس جریان 10A/div ، مقیاس زمان $1\mu\text{S/div}$)

Figure (5): The voltage and current waveforms of S_1 and S_2 (100V/div , 10A/div , $1\mu\text{S/div}$)


شکل‌های (۹-الف) و (۹-ب) مربوط به شکل موج‌های جریان و ولتاژ سوئیچ‌های S_1 و S_2 است که نشان از روشن و خاموش شدن این سوئیچ‌ها تحت ولتاژ صفر می‌دهد. ضمن اینکه بعد از خاموش شدن سوئیچ‌ها بالا زدگی ولتاژ دو سر آنها وجود ندارد. شکل‌های (۹-ج) و (۹-د) نیز مربوط به شکل موج‌های جریان و ولتاژ دیودهای D_1 الی D_3 است. مطابق با این شکل‌ها جریان بازبایی معکوس شکل گرفته در این دیودها ناچیز است و تقریباً تلفات بازبایی معکوس برای این دیودها وجود ندارد.

۶- نتیجه‌گیری


در این مقاله یک مبدل بسیار کاهنده با یکسوساز همزمان ارایه گردیده است، به طوری که سوئیچ اصلی و سوئیچ یکسوساز هردو به صورت نرم کلیدزنی می‌گردند. در واقع ایده مقاله استفاده از سوئیچ سنکرون هم برای یکسوسازی و هم فراهم کردن شرایط کلیدزنی نرم برای سوئیچ‌ها است. از آنجایی که بهره مبدل پیشنهادی بسیار پایین‌تر از مبدل کاهنده عادی است، استرس ولتاژ روی سوئیچ اصلی کاهش یافته است، در نتیجه می‌توان از سوئیچ با مقاومت درین-سورس پایین‌تر استفاده نمود که موجب کاهش تلفات هدایتی می‌شود. از طرفی به علت عدم وجود مشکل بازبایی معکوس در دیودها تلفات هدایتی دیودها نیز کاهش یافته است.



الف) دیود D_1



ب) دیود D_2




ج) دیود D_3


شکل (۶): شکل موج ولتاژ (بالا) و جریان (پایین)

(مقیاس ولتاژ 100V/div ، مقیاس جریان 10A/div ، مقیاس زمان $1\mu\text{S/div}$)

Figure (6): The voltage and current waveforms of D_1 , D_2 and D_3 (100V/div , 10A/div , $1\mu\text{S/div}$)




شکل (۷): مقایسه بازده مبدل پیشنهادی و مبدل باک سری با سوئیچ ادغام شده
Figure (7): The proposed converter efficiency in comparison with series buck



شکل (۸): تصویر مبدل ساخته شده در آزمایشگاه
Figure (8): The photograph of implemented converter in laboratory

تلفات کلیدزنی سویچ‌ها نیز به‌خاطر عملکرد تحت شرایط کلیدزنی در ولتاژ صفر نیز به شدت کاهش می‌یابد، در نتیجه به‌طور کلی بازده مبدل به نحو موثری بهبود می‌یابد، به‌طوری‌که بازده مبدل پیشنهادی در بار کامل حدود ۳ درصد نسبت به مبدل باک سری بهبود یافته است. به‌طور کلی مزایای مبدل پیشنهادی به‌صورت زیر است.

- کلیدزنی تمام سویچ‌ها در ولتاژ صفر و افزایش راندمان
- خاموش شدن دیودها در جریان صفر و عدم وجود مشکل بازیابی معکوس در آنها
- کاهش تلفات هدایتی با جایگزینی سویچ به‌جای دیود و افزایش راندمان
- جذب انرژی سلف ناشی در خازن خروجی
- عدم وجود جهش ولتاژ روی سویچ‌ها
- کنترل مبدل به‌صورت مدولاسیون پهنای پالس و سادگی مدار کنترل



شکل (۹): شکل موج ولتاژ و جریان

Figure (9): The voltage and current waveforms of S_1 , S_2 , D_1 , D_2 and D_3

References

مراجع

- [1] Y. Bastan, A. Nejati, P. Amiri, "A triple-buck converter with zero-voltage transition base on the interleaved inductors", *Journal of Intelligence procedures in Electrical Technology*, vol. 10, no. 38, pp. 43-50, Summer 2019 (in Persian).
- [2] D. Taheri, G. Shahgholian, M.M. Mirtalaei, "Simulation of combined boost converter behavior with positive output voltage and investigation of voltage ripple at output", *Journal of Novel Researches on Electrical Power*, vol. 9, no. 3, pp. 1-8, Autumn 2020 (in Persian).
- [3] N. Hematian, M. Jabbari, "Simulation and implementation a non-isolated buck converter at ZCS condition" *Journal of Intelligence procedures in Electrical Technology*, vol. 4, no. 15, pp. 67-73, Summer 2013 (in Persian).
- [4] K. Nishijima, K. Harada, T. Nakano, T. Nabeshima, T. Sato, "Analysis of double step-down two-phase buck converter for VRM", *Proceeding of the IEEE/INTELEC*, pp. 497-502, Berlin, Germany, Sept. 2005 (doi: 10.1109/INTLEEC.2005.335149)
- [5] P. S. Shenoy, M. Amaro, J. Morroni, D. Freeman, "Comparison of a buck converter and a series capacitor buck converter for high-frequency, high-conversion-ratio voltage regulators", *IEEE Trans. on Power Electronics*, vol. 31, no. 10, pp. 7006-7015, Oct. 2016 (doi:10.1109/TPEL.2015.2508018)
- [6] O. Kirshenboim, M.M. Peretz, "High-efficiency nonisolated converter with very high step-down conversion ratio", *IEEE Trans. on Power Electronics*, vol. 32, no. 5, pp. 3683-3690, May 2017 (doi: 10.1109/TPEL.2016.2589321)
- [7] M. Uno, A. Kukita, "PWM switched capacitor converter with switched-capacitor-inductor cell for adjustable high step-down voltage conversion", *IEEE Trans. on Power Electronics.*, vol. 34, no. 1, pp. 425-437, Jan. 2019 (doi:10.1109/TPEL.2018.2822344).
- [8] S. Ye, W. Eberle, Y.-F. Liu, "A novel non-isolated full bridge topology for VRM applications", *IEEE Trans. on Power Electronics*, vol. 23, no. 1, pp. 427-437, Jan. 2008 (doi: 10.1109/TPEL.2007.911848).
- [9] J. Wei, F.C. Lee, "Two novel soft-switched, high frequency, high efficiency, non-isolated voltage regulators-the phase-shift buck converter and the matrix-transformer phase-buck converter", *IEEE Trans. on Power Electronics*, vol. 20, no. 2, pp. 292-299, March 2005 (doi:10.1109/TPEL.2004.843014).
- [10] D. Grant, Y. Darroman, "Watkins-Johnson converter completes tapped inductor converter matrix", *Electronics Letters*, vol. 39, no. 3, pp. 271-272, Feb. 2003 (doi: 10.1049/el:20030186).
- [11] B.W. Williams, "Unified synthesis of tapped-inductor dc-to-dc converters", *IEEE Trans. on Power Electronics*, vol. 29, no. 10, pp. 5370-5383, Oct. 2014 (doi:10.1109/TPEL.2013.2291561).
- [12] T. Urabe, K. Nishijima, T. Sato, T. Nabeshima, "Power loss analysis of tapped-inductor buck converter for home DC power supply system", *Proceeding of the IEEE/ICRERA*, pp. 751-756, Madrid, Spain, Oct. 2013 (doi:10.1109/ICRERA.2013.6749853).
- [13] K. Jin, L. Gu, W. Cao, X. Ruan, M. Xu, "Nonisolated flyback switching capacitor voltage regulator", *IEEE Trans. on Power Electronics*, vol. 28, no. 8, pp. 3714-3722, Aug. 2013 (doi:10.1109/ECCE.2011.6064206).