پیاده سازی سخت افزاری هسته حذف نویز وفقی مبتنی بر الگوریتم حداقل میانگین مربعات با کمترین منابع مصرفی
محورهای موضوعی : انرژی های تجدیدپذیرامید شریفی تهرانی 1 , محسن عشوریان 2 , پیمان معلم 3
1 - کارشناس ارشد/ صنایع هوایی هسا اصفهان
2 - استادیار/دانشگاه آزاد اسلامی واحد شهرمجلسی
3 - استادیار/دانشگاه اصفهان
کلید واژه: هسته حذف نویز فعال, آرایه‌های منطقی برنامه‌ریز, فیلترهای وقفی, زبان توصیف سخت‌افزار,
چکیده مقاله :
در این مقاله پیاده سازی سخت افزاری هسته حذف نویز فعال ارائه می‌گردد. فیلترهای وفقی در زمینه‌های مختلفی مانند پردازش سیگنال، رادار، سونار، شناسایی کانال و غیره مورد استفاده قرار می‌گیرند. فیلترهای وفقی با پاسخ ضربه محدود به دلیل حجم کم محاسبات و فاز خطی بسیار محبوب می‌باشند. الگوریتم حداقل میانگین مربعات برای آموزش ضرایب این فیلترها مورد استفاده قرار می‌گیرد. پیشرفتهای چشمگیر در زمینه قطعات نیمه‌هادی به خصوص در زمینه ساخت پردازنده‌های دیجیتال (DSP) و آرایه‌های منطقی برنامه‌پذیر (FPGA) با میلیونها گیت و سرعتی تا چند گیگا هرتز به مهندسان طراح این امکان را می‌دهد که واحدهای پردازشی دیجیتال را در درون تراشه‌ها جاسازی (Embed) نمایند. اما طراحی یک هسته تحقق‌پذیر و سنتزپذیر بر روی یک FPGA همواره به سادگی یک DSP نیست و این به دلیل محدودیتهای سخت‌افزاری می‌باشد. در این مقاله یک هسته سخت‌افزاری سنتزپذیر فیلتر وفقی FIR که منابع بسیار کمی را مصرف کرده و بهینه می‌باشد توسط زبان توصیف سخت افزار VHDL97 طراحی و بر روی تراشه Spartan3E پیاده سازی می‌گردد. نتایج به دست آمده از نرم‌افزارهای ModelSim و MATLAB بیانگر عملکرد مطلوب هسته و منابع مصرفی کم این مدل پیشنهاد شده نسبت به سایر مدلها می‌باشد.
A hardware implementation of adaptive noise cancellation (ANC) core is proposed. Adaptive filters are widely used in different applications such as adaptive noise cancellation, prediction, equalization, inverse modeling and system identification. FIR adaptive filters are mostly used because of their low computation costs and their linear phase. Least mean squared algorithm (LMS) is used to train FIR adaptive filter weights. Advances in semiconductor technology especially in digital signal processors (DSP) and field programmable gate arrays (FPGA) with hundreds of mega hertz in speed, will allow digital designers to embed essential digital signal processing units in small chips. But designing a synthesizable core on an FPGA is not always as simple as DSP chips due to complexity and limitations of FPGAs. In this paper we design anLMS-based FIR adaptive filter for adaptive noise cancellation based on VHDL97 hardware description language (HDL) and Xilinx SPARTAN3E (XC3S500E) which utilizes low resources and is high performance and FPGA-brand independent so can be implemented on different FPGA brands (Xilinx, ALTERA, ACTEL). Simulations are done in MODELSIM and MATLAB and implementation is done with Xilinx ISE. Finally, result are compared with other papers for better judgment.
_||_
