

Vol. 13/ No. 50/Winter 2024

Research Article

An efficient Imprecise 4:2 Compressor Using Gate Diffusion Input Supplemented with Dynamic Threshold

Forouzan Bahrami, PhD. Student¹  | Nabiollah Shiri, Assistant Professor^{2*}  | Farshad Pesaran, Assistant Professor³ 

¹Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, forouzan.bahrami@gmail.com

²Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, na.shiri@iau.ac.ir

³Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran, farshad.pesaran@iau.ac.ir

Correspondence

Nabiollah Shiri, Assistant Professor, Department of Electrical Engineering, Shiraz Branch, Islamic Azad University, Shiraz, Iran
na.shiri@iau.ac.ir

Received: 1 June 2023

Revised: 13 June 2023

Accepted: 27 June 2023

Abstract

Approximate computing is a new design concept that causes a trade-off between circuitry performance and accuracy. The approximate circuits are more useful in error-resilient applications, like image processing. This paper introduces a new imprecise 4:2 compressor with 12 transistors. The presented compressor exhibits low power consumption and provides full-swing outputs, due to the utilization of gate diffusion input and dynamic threshold techniques. The implementation of this compressor using a 16 nm carbon nanotube field-effect transistor (CNTFET) technology yields a minimum area. According to the simulation results, the suggested imprecise 4:2 compressor shows a significant reduction in power consumption and power-delay-product (PDP) compared to the precise 4:2 compressor, with a reduction of 95.18% and 95.27%, respectively. Also, the compressor is evaluated regarding the approximate figure of merits like error rate, mean error distance, and normalized mean error distance. The simulation results affirm the priority of the suggested circuit, especially in digital signal processing.

Keywords: Approximate computing, Approximate Compressor, CNTFET, GDI.

Highlights

- Using of approximate computing and GDI technique to reduce power consumption
- Integration of DT technique and CNTFET technology to solve the GDI problems
- Design of the approximate compressor with low power and a small area due to the use of only 12 transistors

Citation: F. Bahrami, N. Shiri, and F. Pesaran, "An efficient Imprecise 4:2 Compressor Using Gate Diffusion Input Supplemented with Dynamic Threshold," *Journal of Southern Communication Engineering*, vol. 13, no. 50, pp. 1–10, 2023, doi: 10.30495/jce.2023.1987535.1203.

یک فشرده‌ساز تقریبی ۴ به ۲ با استفاده از ورودی گیت انتشار تکمیل شده با آستانه دینامیکی

فروزان بهرامی^۱ | نبی اله شیری*^۲ | فرشاد پسران^۳ ID

چکیده:

محاسبات تقریبی یک مفهوم طراحی جدید می‌باشد که بر مبنای یک داد و ستد بین عملکرد پارامترهای مداری و دقت استوار می‌باشد. مدارهای تقریبی در کاربردهایی که مقاوم در برابر خطا هستند نقش بسیار مفیدی دارند یکی از این کاربردها پردازش تصویر است. این مقاله یک کمپرسور ۴ به ۲ تقریبی با ۱۲ ترانزیستور را معرفی می‌کند. کمپرسور پیشنهادی توان تلفاتی پایینی داشته و ولتاژ خروجی آن دارای سوئینگ کامل می‌باشد، این ویژگی‌های ناشی از استفاده همزمان از تکنیک‌های GDI و DT می‌باشد. مدار پیشنهادی با تکنولوژی ۱۶ نانومتر CNTFET پیاده سازی شده که مساحت بسیار پایینی را اشغال می‌کند. با توجه به نتایج شبیه‌سازی، کمپرسور تقریبی ۴ به ۲ توان تلفاتی و PDP بسیار پایینی را نشان می‌دهد که این مقادیر در مقایسه با نمونه دقیق آن به ترتیب دارای کاهش ۹۵/۱۸٪ و ۹۵/۲۷٪ می‌باشند. مدار پیشنهادی از نظر سایر ویژگی‌های مدارهای تقریبی مانند فاصله خطا، میانگین فاصله خطا و میانگین نرمالیزه شده فاصله خطا نیز مورد بررسی قرار گرفته است. نتایج شبیه‌سازی شایستگی‌های مدار پیشنهادی را به‌ویژه برای کاربردهای پردازش سیگنال‌های دیجیتال تایید می‌کند.

کلید واژه‌ها: کمپرسور تقریبی، محاسبات تقریبی، CNTFET، GDI

^۱ گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران،
Forouzan.bahrami@gmail.com

^۲ گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران،
na.shiri@iau.ac.ir

^۳ گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران،
farshad.pesaran@iau.ac.ir

نویسنده مسئول

*نبی اله شیری، استادیار، گروه مهندسی برق، دانشکده فنی و مهندسی، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران،
na.shiri@iau.ac.ir

تاریخ دریافت: ۱۱ خرداد ۱۴۰۲

تاریخ بازنگری: ۲۳ خرداد ۱۴۰۲

تاریخ پذیرش: ۶ تیر ۱۴۰۲

<https://doi.org/10.30495/jce.2023.1987535.1203>

۱- مقدمه

محاسبات تقریبی یک راه حل امیدوارکننده برای مدارهای حسابی محسوب می‌شود. افزایش راندمان مدار دیجیتال چالش برانگیز است. با این حال، در کاربردهای پردازش تصویر، سطح معینی از تحمل خطا را می‌توان در نظر گرفت. این کاربردها از ایده تقریبی برای دستیابی به تراشه‌های با انرژی کارآمد، سریع و با اندازه کوچک به قیمت کاهش دقت استفاده می‌کنند [۱]. کمپرسورها، تفریق‌کننده‌ها و ضرب‌کننده‌ها اجزای انرژی بر هستند که از جمع‌کننده‌های کامل (FA) به عنوان هسته اصلی خود استفاده می‌کنند. برای پیاده‌سازی کمپرسورها تکنیک‌های مختلفی وجود دارد، از جمله GDI^۱ که دارای توان کم با حداقل مساحت است، اما خروجی‌های بدون نوسان کامل را تولید می‌کند. ترانزیستورهای CNTFET^۲ دارای ویژگی‌های الکتریکی استثنایی از جمله ولتاژ آستانه V_{th} قابل کنترل است و مزیت قابل توجهی در ولتاژ آستانه خود دارند که می‌توان آن را با تغییر D_{CNT} ^۳ تنظیم کرد [۲،۳].

^۱ Gate-Diffusion-Input

^۲ Carbon NanoTube Field-Effect Transistor

^۳ Dynamic Threshold

تکنیک DT برای جبران افت نوسان خروجی از طریق اتصال پایه گیت به پایه بدنه برای تنظیم V_{th} استفاده می‌شود [۴]. این مقاله یک کمپرسور جدید تقریبی ۴ به ۲ را معرفی می‌کند که با استفاده از تکنولوژی CNTFET، GDI و تکنیک‌های DT طراحی شده است. تکنیک اصلی برای پیاده‌سازی مدار پیشنهادی GDI (برای کاهش مساحت و توان) است و تکنیک DT به عنوان یک تکنیک کمکی برای جبران نوسان خروجی استفاده می‌شود.

این مقاله به پنج بخش تقسیم شده است. بخش ۱ دارای سه بخش فرعی است. تکنولوژی CNTFET، کمپرسورها و تکنیک GDI که به ترتیب در بخش‌های ۱-۱، ۲-۱ و ۳-۱ مورد بحث قرار گرفته‌اند. بخش ۲ مروری بر ساختارهای پیشین کمپرسور تقریبی می‌باشد. بخش ۳ کمپرسور تقریبی پیشنهادی را معرفی می‌کند. در بخش ۴، نتایج شبیه سازی مدار پیشنهادی ارائه شده و نتیجه گیری مقاله در بخش ۵ آورده شده است.

۱-۱- تکنولوژی CNTFET

در طول تحقیقات گذشته برای حل مشکلات ماسفت‌ها طراحان، تکنولوژی CNTFET را معرفی کردند که دارای حمل و نقل بالستیک و جریان کم، مدارهایی با سرعت بالا و اتلاف توان کم را ممکن می‌سازد. W_{gate} (عرض گیت) یک CNTFET بر اساس رابطه ۱ محاسبه می‌شود.

$$W_{gate} \approx \text{Min}(W_{min}, N \times \text{Pitch}) \quad (1)$$

که W_{min} و N به ترتیب حداقل عرض گیت و تعداد نانولوله‌های زیر گیت هستند. فاصله بین مراکز دو نانولوله تک جداره مجاور زیر گیت یک CNTFET را Pitch می‌نامند که مستقیماً بر W_{gate} تأثیر می‌گذارد. CNTFETها به شدت به پارامتر بردار کایرالیته وابسته هستند، که آرایش زاویه اتم‌های کربن را بر اساس رابطه ۲ نشان می‌دهد.

$$Ch = n_1 a_1 + n_2 a_2 \approx (n_1, n_2) \quad (2)$$

که n_1 و n_2 اعداد صحیح هستند و مقدار آنها خواص فیزیکی نانولوله‌ها را تعیین می‌کند. در این حالت، اگر $|n_1 - n_2| = 3i$ (یک عدد صحیح است) یا $n_1 = n_2$ ، نانولوله به شکل فلز است، در غیر این صورت یک نیمه هادی است. قطر نانولوله (D_{CNT}) یکی دیگر از پارامترهای مهم در CNTFETها است که مطابق رابطه ۳ قابل اندازه‌گیری است.

$$D_{CNT} = \frac{\sqrt{3} a_0}{\pi} \sqrt{n_1^2 + n_2^2 + n_1 n_2} \quad (3)$$

که در آن a_0 برابر 0.142 نانومتر، π برابر با 3.14 و (n_1, n_2) جفت صحیح بردار کایرالیته هستند. یکی از مهمترین مزایای CNTFET این است که ولتاژ آستانه را می‌توان با تغییر قطر نانولوله‌های کربنی تنظیم کرد (رابطه ۴). این ویژگی CNTFETها را برای طراحی مدارهای دیجیتال بسیار انعطاف پذیرتر از ماسفت‌ها می‌کند و همچنین این تکنولوژی را برای طراحی مدارهایی با چندین ولتاژ آستانه بسیار مناسب می‌کند.


$$V_{th} = \frac{E_g}{2e} = \frac{\sqrt{3}}{3} \frac{a_0 V_{\pi}}{e D_{CNT}} \approx \frac{0.43}{D_{CNT} \text{ (nm)}} \quad (4)$$

که a برابر با 0.249 نانومتر فاصله اتم کربن به کربن است، V_{π} برابر با 3.033 الکترون ولت، انرژی پیوند π - π کربن در مدل پیوند است و e بار الکترون است. با انتخاب یک D_{CNT} مناسب، V_{th} مورد نظر به دست می‌آید [۳].


۱-۲- کمپرسورها

جمع کننده‌ها و کمپرسورها هسته‌های اصلی مداراتی مانند ضرب کننده‌ها و تفریق کننده‌ها هستند و به میزان بالای مصرف انرژی شناخته شده‌اند [۵،۶]. از کمپرسورها برای پیاده سازی مرحله کاهش جزئی حاصل ضرب با توان کم استفاده می‌شود. شکل ۲ یک کمپرسور ۴ به ۲ را با استفاده از دو تمام جمع کننده نشان می‌دهد. یک کمپرسور دقیق ۴ به ۲ دارای چهار ورودی اصلی (x_1, x_2, x_3, x_4) و دو خروجی اصلی (Sum و Carry) است. علاوه بر این، یک ورودی (C_{in}) از بلوک قبلی با ارزش کمتر می‌آید و یک خروجی (C_{out}) به بلوک بعدی با ارزش بالاتر می‌رود.

¹ Diameter of the Carbon NanoTube



شکل ۱: (الف) ساختار CNTFET (ب) ساختار سلول GDI
Figure 1. (a) Structure of CNTFET, (b) GDI cell structure



شکل ۲: ساختار کمپرسور دقیق ۴ به ۲
Figure 2. Schematic of exact 4:2 compressor

معادلات خروجی کمپرسور دقیق مرسوم ۴ به ۲ به صورت روابط ۵-۷ بیان می‌شود.

$$\text{Sum} = X_1 \oplus X_2 \oplus X_3 \oplus X_4 + C_{in} \quad (5)$$


$$C_{out} = (X_1 \oplus X_2)X_3 + \overline{(X_1 \oplus X_2)}X_1 \quad (6)$$

$$\text{Carry} = (X_1 \oplus X_2 \oplus X_3 \oplus X_4)C_{in} + \overline{(X_1 \oplus X_2 \oplus X_3 \oplus X_4)}X_4 \quad (7)$$

در کمپرسورهای تقریبی C_{in} و C_{out} حذف می‌شود [۴]. چندین کمپرسور تقریبی در طرح‌های اخیر معرفی شده‌اند [۷-۱۲].

۳-۱- تکنیک GDI

در سال‌های اخیر، برای دستیابی به سطح مصرفی کمتر، از تکنیک GDI به جای CMOS استفاده شده است، زیرا با توجه به شکل ۱ (ب)، می‌توان گیت‌های مختلف را فقط با دو ترانزیستور پیاده‌سازی کرد. بنابراین، پیچیدگی کمپرسورهای قبلی را می‌توان حل کرد. در GDI، برخلاف CMOS، پایه‌های درین و سورس به V_{DD} و GND متصل نیستند، بنابراین مسیر مستقیمی بین آنها وجود ندارد که باعث کاهش توان مصرفی می‌شود. این سلول از سه پایه ورودی تشکیل شده است که به ترتیب P ، G و N هستند. ورودی G به پایه گیت، ورودی P به پایه سورس ترانزیستورهای PMOS و ورودی N به پایه سورس ترانزیستورهای NMOS متصل می‌شود. جدول ۱ جدول درستی سلول GDI را برای توابع مختلف نشان می‌دهد [۱۳-۱۴].
به عنوان مثال، در تابع $F1$ ، اگر ورودی A برابر با '۰' باشد، خروجی برابر با B است، در غیر این صورت، خروجی صفر است. در تابع MUX ، اگر ورودی A برابر با '۱' باشد، خروجی برابر با C است، در غیر این صورت برابر با B است. خروجی‌های بدون نوسان کامل GDI برای خروجی‌های مختلف مشکل ایجاد می‌کنند. این چالش با تنظیم صحیح V_{th} و تکنیک DT حل می‌شود. بنابراین



شکل ۳: کمپرسورهای تقریبی (الف) Momeni [۷]، (ب) Venkatachalam [۸]، (ج) Ha [۹]، (د) Akbari [۱۰]، (ه) Ahmadinejad [۱۱] و (و) Strollo [۱۲].

Figure 3. Inexact 4:2 compressors (a) Momeni [7] (b) Venkatachalam [8], (c) Ha [9], (d) Akbari [10], (e) Ahmadinejad [11], (f) Strollo [12]


جدول ۲: جدول درستی کمپرسورهای تقریبی ۴ به ۲

Table 2. The truth table of inexact 4:2 compressors

$X_4X_3X_2X_1$	Momeni		Venka		HA		Akbari2		Ahma		Strollo2	
	CS	ED	CS	ED	CS	ED	CS	ED	CS	ED	CS	ED
0000	01	+1	00		00		00		00		00	
0001	01		01		01		01		01		01	
0010	01		01		01		01		01		01	
0011	01	-1	10		10		10		01	-1	10	
0100	01		01		01		01		01		01	
0101	10		01	-1	10		01	-1	11	+1	10	
0110	10		01	-1	10		01	-1	11	+1	10	
0111	11		11		11		11		11		10	-1
1000	01		01		01		01		01		01	
1001	10		01	-1	10		01	-1	11	+1	10	
1010	10		01	-1	10		01	-1	11	+1	10	
1011	11		11		11		11		11		11	
1100	01	-1	10		01	-1	10		01	-1	10	
1101	11		11		10	-1	11		11		11	
1110	11		11		10	-1	11		11		11	
1111	11	-1	11	-1	11	-1	10	-2	11	-1	11	-1

۳- کمپرسور تقریبی ۴ به ۲ پیشنهادی

در این تحقیق با در نظر گرفتن کمترین خطای فاصله ($ED=1$)، خطاهایی در جدول درستی کمپرسور دقیق ایجاد شده و این کار حداقل برای ۱۰ مورد انجام شده است. مدارها در شرایط یکسان شبیه‌سازی و ارزیابی می‌شوند. در نهایت با توجه به هدف طراحی، بهترین مدار از نظر عملکرد انتخاب می‌شود. در این تحقیق مدار نهایی با هدف داشتن حداقل توان مصرفی انتخاب شده است. جدول ۳ جدول درستی را برای کمپرسور پیشنهادی نشان می‌دهد. Sum و Carry در ستونی به نام CS نشان داده شده‌اند. ساختار سطح گیت و ترانزیستور کمپرسور تقریبی پیشنهادی به ترتیب در شکل ۴ (الف) و (ب) نشان داده شده است.



شکل ۴: مدار کمپرسور ۴ به ۲ پیشنهادی (الف) سطح گیت (ب) سطح ترانزیستور
 Figure 4. The proposed 4:2 compressor (a) gate-level, (b) transistor-level

توابع منطقی سلول پیشنهادی در روابط ۱۱ و ۱۲ آورده شده است.

$$\text{Sum} = X_1 X_2 + X_4 + \overline{X_3} (X_1 + X_2) \quad (11)$$

$$\text{Carry} = X_1 X_2 + X_3 \quad (12)$$

در کمپرسور پیشنهادی از گیت‌های F1، OR و AND مبتنی بر GDI استفاده شده است. در مدار پیشنهادی، تابع F1 نیازی به وارونگر ندارد و در نتیجه توان استاتیکی کمتر می‌شود. Sum دارای ۱۰ ترانزیستور و Carry دارای ۴ ترانزیستور است.

جدول ۳: جدول درستی کمپرسور تقریبی پیشنهادی


Table 3. The truth table of the proposed imprecise 4:2 compressor

X ₄	X ₃	X ₂	X ₁	Proposed	
				CS	ED
0	0	0	0	00	
0	0	0	1	01	
0	0	1	0	01	
0	0	1	1	11	+1
0	1	0	0	10	+1
0	1	0	1	10	
0	1	1	0	10	
0	1	1	1	11	
1	0	0	0	01	
1	0	0	1	01	-1
1	0	1	0	01	-1
1	0	1	1	11	
1	1	0	0	11	+1
1	1	0	1	11	
1	1	1	0	11	
1	1	1	1	11	-1

مطابق جدول ۲، در کمپرسور پیشنهادی، Sum و Carry به ترتیب دارای ۶ و ۴ خطا هستند. ED برابر با $|\pm 1|$ ، مقدار ER مطابق ۳۷/۵٪ و مقادیر NMED برابر با ۰/۰۹۳ هستند. با استفاده از تکنولوژی CNTFET در کمپرسورها، V_{th} را می‌توان از طریق تغییر D_{CNT} تنظیم کرد. افزایش D_{CNT} منجر به کاهش V_{th} و بهبود نوسان خروجی می‌شود. در این طراحی کمپرسور تنها نیمی از ترانزیستورها در هر حالت روشن می‌باشند و در نتیجه مصرف توان کم است.

۴- نتایج شبیه سازی

کمپرسور پیشنهادی همراه با سایر کمپرسورها [۷-۱۲]، با استفاده از HSPICE در تکنولوژی CNTFET ۱۶ نانومتری شبیه‌سازی شده است. پارامترهای CNTFET و شرایط شبیه‌سازی به ترتیب در جدول ۴ و ۵ آورده شده است. شبیه‌سازی‌ها با فرکانس ۵۰۰ مگاهرتز، خازن بار ۱ فمتو فاراد، تعداد و فاصله نانولوله‌ها به ترتیب ۱۰ نانومتر و ۵، بردار کاپرالیته (۳۸،۰) و ولتاژ تغذیه ۰/۷۱ ولت انجام شده است. از CUT^۱ استفاده شده مانند شکل ۵ که از بافرها در ورودی و خروجی به طور همزمان استفاده می‌کند. تاخیر برای Sum و Cout محاسبه شده و سپس بدترین مقدار در نظر گرفته شده است.



شکل ۵: مدار تحت آزمایش

Figure 5. Circuit under test

جدول ۴: پارامترهای استفاده شده در تکنولوژی CNTFET

Table 4. Parameters of the used CNTFET technology

پارامترها	مقدار	توضیحات
L_{ch}	۳۲ nm	طول فیزیکی کانال
L_{geff}	۱۰۰ nm	طول متوسط مسیر آزاد در کانال نانو لوله ذاتی
L_{ss}	۳۲ nm	طول بخش ناخالص سازی شده نانو لوله در سمت سورس
L_{dd}	۳۲ nm	طول بخش ناخالص سازی شده نانو لوله در سمت درین
K_{gate}	۱۶	ثابت دی الکتریک
T_{ox}	۴ nm	ضخامت اکسید
C_{sub}	۴۰ pF/m	خازن جفت ساز میان ناحیه کانال و زیر لایه
E_{ff}	۰/۶ eV	سطح فرمی نانولوله های ناخالص سازی شده در نواحی سورس و درین

جدول ۵: شرایط شبیه‌سازی

Table 5. Simulation setup

طول کانال (نانومتر)	بردار کاپرالیته (۳۸ و ۰)	تعداد نانولوله	فاصله نانولوله (نانومتر)	خازن بار (فمتو فاراد)	فرکانس کاری (مگاهرتز)	منبع تغذیه (ولت)
۱۶	(۳۸ و ۰)	۱۰	۵	۱	۵۰۰	۰/۷۱

۴-۱- ارزیابی کمپرسورها

در این بخش، کمپرسورهای تقریبی ارزیابی شده و نتایج در جدول ۶ نشان داده شده است. سطح مصرفی با تعداد ترانزیستورهای موجود در کمپرسور گزارش شده است. عملکرد کمپرسورها بر اساس توان مصرفی، تاخیر، PDP^۲، سطح مصرفی و PDAP^۳ ارزیابی می‌شود. نتایج کمپرسور پیشنهادی و مراجع در جدول ۶ ارائه شده است. با توجه به جدول ۶ بهترین و بدترین عملکرد به ترتیب با رنگ قرمز و سبز مشخص شده است. همانطور که در جدول ۶ نشان داده شده است، بهترین عملکرد مدار با در نظر گرفتن توان، PDP، سطح مصرفی و PDAP کمپرسور پیشنهادی است و از نظر تاخیر HA نسبت به سایرین بهتر است. بدترین مدار از نظر توان و سطح مصرفی و PDAP، Venka، PDAP، ER، Ahma است. مدار پیشنهادی در مقایسه با کمپرسور دقیق کاهش ۹۵/۱۸ درصدی توان، ۹۵/۲۷ درصد کاهش در PDP، ۸۷/۷۵ درصد کاهش در سطح مصرفی و ۹۹/۴۲

^۱ Circuit Under Test^۲ Power-Delay Product^۳ Power-Delay-Area Product


درصد کاهش در PDAP دارد. با توجه به اینکه مقادیر تاخیر در محدوده نانو و مقادیر مصرف توان در محدوده میکرو هستند، بنابراین کاهش توان در مقایسه با کاهش تاخیر تاثیر بیشتری در کاهش PDP دارد. بنابراین، با توجه به نتایج، مدار پیشنهادی بهترین توان را دارد، اگرچه تقریباً بدترین تاخیر را دارد، اما به دلیل اهمیت کاهش توان، مقدار PDP حداقل است.

جدول ۶: توان مصرفی، تاخیر، PDP، PDAP، و سطح مصرفی کمپرسورهای تقریبی

Table 6. Power, delay, PDP, PDAP, and area of the inexact compressors

معیار شایستگی	نرخ خطا	بدترین PDAP	تعداد ترانزیستورها	بدترین PDP (فمتوژول)	بدترین تاخیر (نانو ثانیه)	توان متوسط (میکرو وات)	طرح
۶/۱۳	۲۵	۹۸/۰۵	۲۶	۳/۷۷	۴/۰۱۳	۰/۹۳	Momeni
۷/۷۱	۳۱/۲۵	۹۸/۶۷	۵۶	۱/۷۶	۱/۱۱۵	۱/۵۸	Venka
۴/۱۸	۲۵	۶۶/۸۷	۴۰	۱/۶۷	۱/۱۱۴	۱/۵۰	HA
۲/۸۵	۳۱/۲۵	۳۰/۴۲	۲۴	۱/۲۶	۱/۱۱۵	۱/۱۳	Akbari2
۱۰/۱۶	۴۳/۷۵	۹۲/۹۳	۱۶	۱۰/۸۰	۱۵/۱۴۲	۰/۷۱	Ahma
۲/۸۱	۲۵	۴۴/۹۵	۴۶	۰/۹۷	۱/۱۱۶	۰/۸۷	Strollo2
۱/۰۱	۳۷/۵	۱۰/۷۲	۱۲	۰/۸۹	۷/۲۲۰	۰/۱۲	Proposed
--	--	۱۸۵۵	۹۸	۱۸/۹۳	۷/۴۲۵	۲/۵۵	Exact

در این تحقیق، کمپرسور پیشنهادی و مدارهای مرجع در طیفی از تغییرات V_{DD} ، از ۰/۵ تا ۰/۸ ولت ارزیابی شده است. همانطور که در شکل ۶ (الف) نشان داده شده است. مدار پیشنهادی و Venka به ترتیب کمترین و بیشترین مصرف توان را در مقادیر مختلف V_{DD} نشان می‌دهند. شکل ۶ (ب) نشان می‌دهد که Ahma ضعیف‌ترین نتیجه را دارد و HA، Akbari2 و Strollo2 بهترین‌ها هستند. با توجه به معیارهای عملکرد PDP و PDAP، شکل ۶ (ج) و (د) نشان می‌دهد که مدار پیشنهادی بهتر از مدارهای دیگر عمل می‌کند و Ahma یک بار دیگر بدترین نتایج را نشان می‌دهد.



شکل ۶: کمپرسورهای تقریبی (الف) توان مصرفی، (ب) تاخیر (ج) PDP (د) PDAP در برابر تغییرات ولتاژ تغذیه

Figure 6. Inexact compressors (a) power, (b) delay, (c) PDP, (d) PDAP against V_{DD} variations.

۴-۲- معیار شایستگی

جدول ۶ نتایج استفاده از معیار شایستگی FOM را با استفاده از رابطه ۱۳ [۱۶] برای مصالحه بین دقت و انرژی نشان می‌دهد.


$$FOM = PDP \times \text{Number of Transistors} \times NMED \quad (13)$$

جدول ۶ FOM کمپرسورهای مختلف را نشان می‌دهد. بهترین مدار از نظر FOM مدار پیشنهادی است که حداقل مقدار آن ۱/۰۱ است. از نظر FOM، Ahma بدترین است. هنگامی که تمام پارامترها به طور همزمان در نظر گرفته شوند (PDP × مساحت × NMED)، مدار پیشنهادی بهترین است.

۴-۳- ارزیابی کمپرسورهای تقریبی

برای ارزیابی معیارهای دقت و مداری، NMED، PDP و PDAP در نظر گرفته شده است. شکل ۷ (الف) مقایسه PDP نرمالیزه شده مدارهای تقریبی را با توجه به NMED نرمالیزه شده و شکل ۷ (ب) مقایسه PDAP نرمالیزه شده را نشان می‌دهد. مدار با بدترین مقدار برای نرمال کردن نتایج دیگر در نظر گرفته می‌شود.

مدار پیشنهادی بهترین تعادل بین دقت و انرژی را نشان می‌دهد، اما ER بالایی دارد. این کمپرسورهای تقریبی تعادل مناسبی بین میزان خطا و کارایی سخت افزار ایجاد می‌کنند. مدار پیشنهادی و Akbari2 در سطوح دقت بسیار پایین، دارای حداقل PDP و PDAP هستند، اما Ahma دارای بالاترین PDP و PDAP است. HA و Strollo2 دقیق ترین طرح با مقدار کمی NMED و عملکرد معقول هستند. مدار Momeni، NMED کوچک دارد اما PDP متوسط و PDAP بالا دارد. در سطح دقت متوسط Venka، PDP کمی دارد اما PDAP بالایی دارد.



شکل ۷: مقایسه دقت کمپرسورهای تقریبی (الف) PDP در برابر NMED (ب) PDAP در برابر NMED
Figure 7. A comparison of (a) PDP vs NMED and (b) PDAP vs NMED for the imprecise compressors.

۵- نتیجه گیری

یک کمپرسور تقریبی ۱۲ ترانزیستوری جدید با استفاده از تکنیک‌های ورودی گیت انتشار (GDI) و آستانه دینامیکی (DT) معرفی شده است. مدار پیشنهادی با استفاده از تکنولوژی ترانزیستور اثر میدانی با نانولوله کربنی ۱۶ نانومتری (CNTFET) محقق شده است که منجر به کاهش قابل توجهی در مصرف توان، PDP و PDAP در مقایسه با مدار دقیق می‌شود. اثربخشی مدار پیشنهادی بر اساس نتایج شبیه‌سازی تایید شده است.

مراجع

- [1] Q. Xu, T. Mytkowicz and N. S. Kim, "Approximate computing: A survey," *IEEE Des. Test.*, vol. 33, no. 1, pp. 8–22, Feb. 2016, doi: 10.1109/MDAT.2015.2505723.
- [2] A. Sadeghi, N. Shiri and M. Rafiee, "High-Efficient, Ultra Low-Power and High-Speed 4:2 Compressor with a New Full Adder Cell for Bioelectronics Applications," *Circuits Syst Signal Process*, vol. 39, pp. 6247–6275, 2020, doi: 10.1007/s00034-020-01459-x.

- [3] F. Bahrami, N. Shiri and F. Pesaran, "A New Approximate Sum of Absolute Differences Unit for Bioimages Processing," *IEEE Embedded Systems Letters*, Feb. 2023, doi: 10.1109/LES.2023.3245020.
- [4] M. Rafiee, Y. Sadeghi, N. Shiri and A. Sadeghi, "An approximate CNTFET 4:2 compressor based on gate diffusion input and dynamic threshold," *Electron. Lett.*, vol. 57, pp. 650-652, 2021, doi: 10.1049/ell2.12221.
- [5] T. Rashedzadeh, S.M. Riyazi and N. C Shirazi, "Analysis of the effect of changes of FINs Architectural on FINFET Drain current and on Average Power Dissipation and Propagation Delay in the Hybrid-CMOS full adder," *Journal of Southern Communication Engineering*, vol. 10, no. 40, pp. 25-36, Jun. 2021. (in persian).
- [6] M. Sayyaf, A. Ghasemi and R. Hamzehyan, "Design of Low Power Single-Bit Full-Adder Cell Based on Pass-Transistor Logic," *Journal of Southern Communication Engineering*, 2022, doi:10.30495/jce.2022.692834, (in persian).
- [7] A. Momeni, J. Han, P. Montuschi and F. Lombardi, "Design and analysis of approximate compressors for multiplication," *IEEE Trans. Comput.*, vol. 64, no. 4, pp. 984-994, Apr. 2015, doi: 10.1109/TC.2014.2308214.
- [8] S. Venkatachalam and S.-B. Ko, "Design of power and area efficient approximate multipliers," *IEEE Trans. Very Large Scale Integr. (VLSI) Syst.*, vol. 25, no. 5, pp. 1782-1786, May 2017, doi: 10.1109/TVLSI.2016.2643639.
- [9] M. Ha and S. Lee, "Multipliers with approximate 4-2 compressors and error recovery modules," *IEEE Embedded Syst. Lett.*, vol. 10, no. 1, pp. 6-9, Mar. 2018, doi: 10.1109/LES.2017.2746084.
- [10] O. Akbari, M. Kamal, A. Afzali-Kusha and M. Pedram, "Dual-quality 4:2 compressors for utilizing in dynamic accuracy configurable multipliers," *IEEE Trans. Very Large Scale Integr. (VLSI) Syst.*, vol. 25, no. 4, pp. 1352-1361, Apr. 2017, doi: 10.1109/TVLSI.2016.2643003.
- [11] M. Ahmadinejad, M. H. Moaiyeri and F. Sabetzadeh, "Energy and area efficient imprecise compressors for approximate multiplication at nanoscale," *AEU-Int. J. Electron. Commun.*, vol. 110, Art. no. 152859, Oct. 2019, doi: 10.1016/j.aeue.2019.152859.
- [12] A. G. M. Strollo, et al, "Comparison and extension of approximate 4-2 compressors for low-power approximate multipliers," *IEEE Trans. Circuits Syst. Regul. Pap.*, vol. 67, no. 9, pp. 3021-3034, 2020, doi: 10.1109/TCSI.2020.2988353.
- [13] A. Morgenshtein, A. Fish and I. A. Wagner, "An efficient implementation of D-Flip-Flop using the GDI technique," *IEEE International Symposium on Circuits and Systems (IEEE Cat. No.04CH37512)*, Vancouver, BC, Canada, 2004, pp. II-673, doi: 10.1109/ISCAS.2004.1329361.
- [14] H. Arfavi, S.M. Riyazi and R. Hamzehyan, "Evaluation of temperature, Disturbance and Noise Effect in Full Adders Based on GDI Method," *Journal of Southern Communication Engineering*, 2023, doi: 10.30495/jce.2023.1973764.1197, (in persian).
- [15] F. Pooladi, F. Pesaran and N. Shiri, "Efficient GDI-based approximate subtractors for change detection in bio-image processing applications," *Microelectronics Journal*, vol. 135, p. 105757, May. 2023, doi: 10.1016/j.mejo.2023.105757.
- [16] F. Bahrami, N. Shiri and F. Pesaran, "Imprecise Subtractor Using a New Efficient Approximate-Based Gate Diffusion Input Full Adder for Bioimages Processing," *Computers and Electrical Engineering*, vol. 108, p. 108729, May 2023, doi: 10.1016/j.compeleceng.2023.108729.

COPYRIGHTS

©2024 by the authors. Published by the Islamic Azad University Bushehr Branch. This article is an open-access article distributed under the terms and conditions of the Creative Commons Attribution 4.0 International (CC BY 4.0) <https://creativecommons.org/licenses/by/4.0>

