

## بهبود SNDR با بهینه سازی ضرایب مسیره های فیدبک مدولاتورهای CRFB مرتبه دوم در مبدل های آنالوگ به دیجیتال سیگما-دلتا

مریم شهریاری<sup>۱</sup>، عبدالرسول قاسمی<sup>۲\*</sup>، نجمه چراغی شیرازی<sup>۳</sup>

۱: گروه مهندسی برق، دانشکده فنی مهندسی، دانشگاه آزاد اسلامی، بوشهر، ایران [marvamsahriary1371@gmail.com](mailto:marvamsahriary1371@gmail.com)

۲\*: گروه مهندسی برق، دانشکده فنی مهندسی، دانشگاه آزاد اسلامی، بوشهر، ایران [rasul\\_ghasemi@yahoo.com](mailto:rasul_ghasemi@yahoo.com)

۳: گروه مهندسی برق، دانشکده فنی مهندسی، دانشگاه آزاد اسلامی، بوشهر، ایران [nch\\_shirazi@yahoo.com](mailto:nch_shirazi@yahoo.com)

تاریخ دریافت: ۱۴۰۰/۴/۱ تاریخ پذیرش: ۱۴۰۰/۵/۹

### چکیده


مبدل های آنالوگ به دیجیتال از نظر فرکانس نمونه برداری به دو دسته کلی، مبدل های با نرخ نایکوئیست و مبدل های بیش نمونه برداری تقسیم می شوند. در مبدل های بیش نمونه برداری سیگنال ورودی با چندین برابر نرخ نایکوئیست نمونه برداری می شود. افزایش نسبت بیش نمونه برداری منجر به افزایش رزولوشن موثر می شود در مقابل برای سیگنالهای باند وسیع استفاده از نسبت بیش نمونه برداری بالا به خاطر نیاز به فرکانسهای نمونه برداری و توان مصرفی بالا، غیر عملی است. افزایش تعداد بیتها نیز باعث افزایش محدوده دینامیکی می گردد در مقابل DAC چند بیتی مورد نیاز در مسیر فیدبک خطی نمی باشد. در این مقاله یک مبدل آنالوگ به دیجیتال سیگما دلتا با دقت 12 بیت، منبع تغذیه 1V و فرکانس نمونه برداری 2.4 MS/s برای کاربردهای توان پایین طراحی کردیم. از سوی دیگر افزایش سطوح کوانتیزاسیون (تعداد بیت کوانتایزر) باعث کاهش توان نویز داخل باند سیستم می شود و حاصل آن بهتر شدن نسبت سیگنال به نویز، پایداری و عدم نیاز به افزایش نسبت فوق نمونه برداری است. ما با انتخاب ضرایب فیدبک بهینه در این مدولاتور توانستیم به SNDR بالایی دست یابیم. ساختار پیشنهادی در فن آوری CMOS 0.18 $\mu$ m طراحی شده و نتایج شبیه سازی نشان می دهد که به ازای ولتاژ تغذیه 1V نسبت سیگنال به نویز 71.3 dB و توان مصرفی 451 $\mu$ W و رقم شایستگی رقم شایستگی 3.76 (pJ/Conver.step) بدست می آید

واژه های کلیدی: مبدل آنالوگ به دیجیتال، مبدل های سیگما - دلتا، مبدل های توان پایین، تقویت کننده های عملیاتی، ساختار CRFB، بهینه سازی ضرایب فیدبک.

### ۱- مقدمه

اکثر پدیده های دنیا به صورت آنالوگ هستند. اما دلایلی مانند سهولت پردازش، تست سیگنال های دیجیتال، ساختار برنامه پذیر و انعطاف پذیر این سیستم ها و همچنین مشکلات زیاد سیستم های آنالوگ مثل حساسیت به نویز و محدودیت در سرعت، انگیزه ساخت مبدل های کارآمدتر آنالوگ به دیجیتال را افزایش داده است. سیگنال هایی مانند صوت و تصویر در طبیعت به صورت آنالوگ وجود دارند. در نتیجه نیاز به مبدل های واسطی برای تبدیل آنالوگ به دیجیتال و بالعکس وجود دارد. مبدل های آنالوگ به دیجیتال را از نظر فرکانس نمونه برداری می توان به دو دسته مبدل ها با نرخ نایکوئیست و مبدل های بیش نمونه برداری تقسیم بندی نمود. از جمله مبدل های نرخ نایکوئیست می توان به مبدل پایپ لاین، فلش، تقریب متوالی اشاره کرد که سیگنال ورودی این مبدل ها با نرخ نایکوئیست نمونه برداری می شود. در حالی که سیگنال آنالوگ ورودی در مبدل های بیش نمونه برداری با چندین برابر نرخ نایکوئیست، نمونه برداری می شود.

این مبدل‌ها با استفاده از تکنیک شکل دادن نویز کوانتیزاسیون دقت بالایی دارد در نتیجه در مقایسه با مبدل‌های نرخ نایکوئیست نسبت به اثرات غیر ایده آلی مدارهای آنالوگ مقاوم هستند. مناسبترین ساختار جهت پیاده سازی مبدل‌های بیش نمونه برداری، مبدل‌های سیگما - دلتا هستند. شکل ۱ ساختار کلی مدولاتور سیگما - دلتا را نشان می‌دهد.



شکل ۱: ساختار کلی مبدل سیگما - دلتا [۱]


در اکثر کاربردهای مخابرات بدون سیم نیاز به مبدل‌های آنالوگ به دیجیتال سریع و با دقت بالا می‌باشد. مدولاتور سیگما دلتا در زمان‌های پیوسته و زمان‌های گسسته بکار می‌روند. امروزه استفاده از مبدل‌های سیگما دلتا بدلیل دقت بالا و توان مصرفی کم افزایش یافته است. از طرفی با پیشرفت تکنولوژی بهره ذاتی ترانزیستورها افت می‌کند که کوچک شدن بهره ذاتی در ترانزیستورها باعث می‌شود بهره آپ امپ نیز کاهش یابد. بر خلاف مبدل‌های پایپ لاین، مدولاتورهای سیگما دلتا به آپ امپ‌های با بهره کم نیاز دارند. ساختار مدولاتور سیگما - دلتا را می‌توان به دو دسته عمده تک حلقه و چند حلقه تقسیم بندی کرد. در مدولاتور تک حلقه ای از یک کوانتایزر و فیدبک منفی اصلی برای شکل دهی نویز کوانتیزاسیون استفاده می‌شود. در حالیکه در ساختارهای چند حلقه ای که به ساختارهای کسکید هم معروف هستند، چند کوانتایزر و حلقه مجزا از هم بکار برده می‌شوند [۲ و ۳].

در این مقاله هدف اصلی، بهینه سازی ضرایب فیدبک به منظور دست یابی به SNR بالا و یک مدولاتور سیگما-دلتا توان پایین است. این مقاله به اینصورت سازماندهی شده است که ساختار مدولاتور در بخش دوم بحث خواهد شد، در بخش سوم بلوک‌های سازنده ساختار پیشنهادی معرفی می‌شود و نتایج حاصل از شبیه سازی در بخش چهارم و در نهایت در بخش پنجم نتیجه گیری ارائه شده است. همه شبیه سازیهای سیستمی و مداری به ترتیب در محیط Simulink/Matlab و Cadence انجام شد.

## ۲- ساختار مدولاتور

همانطور که در بخش قبل خیلی کوتاه اشاره شد، ساختار مدولاتور سیگما - دلتا را می‌توان به دو دسته تک حلقه و چند حلقه تقسیم نمود. مبدل سیگما دلتا تک حلقه به عنوان تنها یک مبدل تک حلقه وجود دارد توانایی شکل گیری نویز را می‌توان با افزایش میزان فیلتر حلقه افزایش داد. با قرار دادن یک انتگرال دیگر درون حلقه می‌توان مدولاتور سیگما دلتا مرتبه دوم را بدست آورد. به طور مشابه، تعداد انتگرالگیر را زیاد می‌کنیم در نتیجه مرتبه مدولاتور بالاتر می‌رود.

مدولاتورهای تک حلقه به ازای سیگنال‌های ورودی نزدیک مرجع فیدبک ناپایدار هستند. یک روش برای تضمین پایداری استفاده از تابع تبدیل نویز با بهره کم در خارج از باند سیگنال است. هر مدولاتور سیگما دلتا یک تابع تبدیل نویز و یک تابع تبدیل سیگنال دارد. تابع تبدیل سیگنال یک مدولاتور با مرتبه  $L$  ام به صورت  $Z^{-L}$  و تابع تبدیل نویز آن به صورت  $1-Z^{-L}$  است. تابع تبدیل نویز یک فیلتر بالاگذر است. برای تضمین پایداری مدولاتور از تکنیک کاهش بهره خارج از باند سیگنال تابع تبدیل نویز استفاده می‌شود [۴ و ۵]. شکل ۲ یک مدولاتور تک حلقه ای با استفاده از کوانتایزر تک بیتی می‌باشد. که فیلتر حلقه آن با مسیره‌های فیدبک توزیع شده (CRFB) پیاده سازی شده است. در این ساختار ضرایب  $b_i$  و  $a_i$  به ترتیب قطب‌ها و صفرهای تابع انتقال سیگنال را مشخص می‌کنند. همچنین ضرایب فیدبک  $g_i$ ، صفرهای تابع انتقال نویز را تعیین می‌نماید.




شکل ۲: مدولاتور تک حلقه مرتبه بالا با ساختار CRFB [۲]

### ۳- ساختار مبدل پیشنهاد شده

با در نظر گرفتن اثرات غیر ایده آل، ابتدا یک شبیه سازی از مبدل سیگما-دلتا در محیط سیمولینک متلب انجام داده تا به ضرایب بهینه فیدبک برای ماکزیمم SNDR دست یابیم. سپس از روی ضرایب بهینه بدست آمده، مقادیر خازن های انتگرالگیر و خازن های فیدبک برای مدار مبدل سیگما-دلتای مرتبه ۲ پیشنهادی را محاسبه می کنیم.

### ۳-۱- مقایسه گر دینامیکی

استفاده از مقایسه گرهای دینامیکی به دلیل عملکرد سرعت بالا با توجه به فیدبک مثبت طبقه ی خروجی و همچنین توان مصرفی کم سبب افزایش سرعت مقایسه می شود و با توجه به عملکرد دینامیکی آن، هیچ توان استاتیکی مصرف نمی کند. شکل ۳ ساختار این مقایسه گر دینامیکی ای که در ساختار پیشنهادی استفاده شده را به همراه خروجی مقایسه گر را نشان می دهد. مقایسه گر در فاز مقایسه RST=1 تا سرعت های بالا می تواند به خوبی کار کند. عملکرد مقایسه گر به گونه ای است که زمانیکه مقایسه گر در فاز ریست قرار داشته (RST=0) و M8 خاموش شده و ترانزیستورهای M0 و M3 روشن می شود و خروجی مقایسه گر برابر  $V_{DD}$  خواهد شد. برای بررسی عملکرد مقایسه گر برای دو حالت  $V_i^- < V_i^+$  و  $V_i^- > V_i^+$  در این شبیه سازی دو ورودی را با اختلاف ۰/۲ ولت به مقایسه گر می دهیم و دو خروجی با اختلاف صفر و یک (  $outp=0$  و  $utn=1$  ) در خروجی مشاهده می شود.




شکل ۳: ساختار مقایسه گر دینامیکی و خروجی مقایسه گر

### ۳-۲- لچ SR

ساختار مبدل پیشنهادی در انتها نیاز به یک لچ دارد که مدار آن با استفاده از ترانزیستورهای مینیمم سایز به صورت زیر طراحی شده اند. مدار داخلی گیت NAND که با ترانزیستور های NMOS و PMOS پیاده سازی شده است، عملکرد این مدار به این صورت

کار می کند که زمانی که هر دو ورودی برابر ۱ باشند خروجی برابر صفر خواهد شد و زمانی که یکی از ورودی ها صفر باشد، خروجی برابر با ۱ خواهد بود. شکل ۴ لچ SR استفاده شده در ساختار پیشنهادی را نشان می دهد.




شکل ۴ : لچ SR استفاده شده در ساختار پیشنهادی


### ۳-۳- سویچ بوت استرپ

برای سوئیچ هایی که حداقل یک طرف آنها ولتاژ ثابت است از یک NMOS یا PMOS استفاده می شود، اما برای سوئیچ هایی که دارای تغییرات زیادی در دو طرف خود هستند مجبور به استفاده از سوئیچ بوت استرپ هستیم. برای تحقق یک سوئیچ با تکنیک بوت استرپ در ابتدا ساختار آن به صورت ساده و ایده آل در شکل ۵-الف) مورد تحلیل قرار می گیرد. طرز کار این مدار به اینصورت است که در فاز  $\bar{\phi}$ ، NMOS از طریق  $S_1$  خاموش می شود. همچنین در این فاز خازن  $C_{bat}$  از طریق  $S_2$  و  $S_3$  تا ولتاژ  $V_{DD}$  شارژ می شود. در فاز  $\phi$  که سوئیچ بسته است و باید  $V_o$  را به  $V_i$  متصل کند، ولتاژ خازن  $C_{bat}$  از طریق  $S_4$  و  $S_5$  بر روی GS ترانزیستور NMOS قرار می گیرد و NMOS را روشن می کند. چون این ولتاژ ثابت است ولتاژ گیت به همراه  $V_i$  تغییر می کند و سوئیچ بسیار خطی می شود. در سوئیچ بوت استرپ  $V_i$  به صورت سینوسی به مدار وارد می شود و  $V_g$  ثابت و همراه  $V_i$  تغییر می کند و باعث می شود سوئیچ خطی باشد. شکل ۵-الف) ساختار ساده و ایده آل سوئیچ بوت استرپ و ۵-ب) پیاده سازی مداری این سوئیچ را نشان می دهد.

Transistor	W(um)/L(um)
$M_{CT}$	1/0.18
$M_{CB}$	1/0.18
$M_{gsw}$	1/0.18
$M_{gswg}$	1/0.18
$M_{sw}$	3.5/0.18
$M(NMOS)$	1/0.18
$M(PMOS)$	2/0.18
$M(NMOS)(S1)$	2/0.18



(ب)




(الف)

شکل ۵: الف) ساختار ساده و ایده آل سوئیچ بوت استرپ و ب) پیاده سازی مداری این سوئیچ

### ۳-۴- انتگراتور

شکل ۶ شمای یک مدار انتگراتور با خازن سوئیچ شونده استفاده شده در ساختار پیشنهادی را نشان می دهد. این مدار بصورت تک سر پیاده سازی شده است اما در نهایت برای افزایش SNDR مدار را بصورت تفاضلی پیاده سازی می کنیم. سیگنال کلاک نمونه برداری شامل دو فاز ناهمپوشان می باشد.




شکل ۶: مدار انتگراتور ساختار پیشنهادی


### ۳-۴-۱- آپ امپ با جبران‌سازی کسکود

بر خلاف جبران‌سازی میلر که خازن جبران‌ساز از خروجی طبقه اول به خروجی طبقه دوم وصل می‌شود، در جبران‌سازی کسکود، خازن جبران‌ساز بین گره خروجی و سورس ترانزیستور کسکود  $M_C$  در طبقه ورودی وصل می‌شود. آپ امپی با جبران‌سازی کسکود در شکل ۷ نشان داده شده است.


OTA بلوک اصلی ساختمان مدولاتور سیگما دلتا را تشکیل می‌دهد که مقدار توان مصرفی اصلی مدولاتور را تعیین می‌کند. پارامترهای مهم آپ امپ به طور عمده سوئیچینگ خروجی، گین dc و پهنای باند است. سوئیچینگ خروجی اهمیت زیادی در طراحی‌های با ولتاژ کم دارد که ولتاژ مرجع را تعیین می‌کند. مقدار بهره dc آپ امپ معادل است با  $55/0.3$  دسیبل که برای مبدل سیگما - دلتا طراحی شده کافی می‌باشد. همچنین با توجه به پاسخ فاز مقدار پهنای باند بهره واحد آپ امپ مساوی با  $12/99$  مگاهرتز و حاشیه فاز  $79/5$  درجه که پهنای باند بهره واحد با توجه به فرکانس نمونه برداری برای مبدل سیگما دلتای پیشنهادی مناسب می‌باشد. از طرفی با توجه به مقدار حاشیه فاز، پایداری آپ امپ در مدار مبدل سیگما دلتا تضمین شده می‌باشد. شکل ۷ آپ امپ طراحی شده (با مدار CMFB مربوطه) را به همراه پاسخ فرکانسی آن را نشان می‌دهد. اندازه ترانزیستورهای مربوطه به آپ امپ طراحی شده در جدول ۱ نمایش داده شده است.



(الف)



(ب)



(ج)

شکل ۷: الف) مدار آپ امپ بکاربرده شده در انتگرالورها ب) مدار CMFB ج) پاسخ فرکانسی و پاسخ فاز آپ امپ طراحی شده


جدول ۱: اندازه ترانزیستورهای آپ امپ طراحی شده در شکل ۷ الف

Transistor	$\frac{W(\mu m)}{L(\mu m)}$
Mi	0.3/0.18
M2	12.3/0.54
Mc	10.3/0.54
M4	1.34/0.18
M5	1.34/0.18
Ma	7/0.54
M9	2.76/0.54
Mt	0.3/0.18

### ۳-۴-۲- طراحی مدار بایاس

برای عملکرد صحیح ترانزیستور در مدار، ولتاژها و جریان های لازم را باید برای آن فراهم کرد یا اصطلاحاً آن را بایاس کرد. ولتاژها و جریان ها پایه های آن طوری تنظیم شوند که با اعمال سیگنال ورودی، ترانزیستور تا جایی که امکان دارد در ناحیه فعال خود کار کرده و در همان حالت باقی بماند. شکل ۷ ساختار مدار بایاس را نشان می‌دهد.

Transistor	$W(\mu m)/L(\mu m)$
$Mb_1$	0.25/0.18
$Mb_2$	0.85/0.18
$Mb_3$	0.56/0.18
$Mb_4$	0.68/0.18
$Mb_5$	1/0.18
$Mb_6$	1/0.18
$Mb_7$	0.66/0.18
$Mb_8, Mb_9, Mb_{99}$	0.25/0.18
$Mb_{10}, Mb_{13}$	0.6/0.18
$Mb_{11}$	0.7/0.18
$Mb_{12}$	0.67/0.18



شکل ۸: مدار بایاس طراحی شده

#### ۴- اثرات غیر ایده آل مدولاتور سیگما - دلتا


از جمله اثرات غیر ایده آل مدولاتور سیگما دلتا می توان به جیترکلاک در مدار نمونه بردار ورودی، نویز حرارتی سوئیچ‌ها، نویز آپ امپ، بهره محدود آپ امپ، پهنای باند آپ امپ، SR آپ امپ و ولتاژهای اشباع آپ امپ اشاره نمود. اثرات غیر ایده آل باعث می شود که نمونه های خروجی نسبت به مقدار ایده آل خود تغییراتی داشته باشند. با در نظر گرفتن اثرات غیر ایده آل، ابتدا یک شبیه سازی رفتاری از مبدل سیگما-دلتا در محیط سیمولینک متلب انجام داده تا به ضرایب بهینه فیدبک برای ماکزیمم SNDR دست یابیم. سپس از روی ضرایب بهینه بدست آمده، مقادیر خازنهای انتگرالگیر و خازنهای فیدبک برای مدار مبدل سیگما-دلتای پیشنهادی را محاسبه می کنیم.

#### ۴-۱- جیتر کلاک

اثر جیترکلاک بر روی مدار SC کاملاً با محاسبه اثر آن روی نمونه برداری سیگنال ورودی توصیف می شود که مستقل از مرتبه مدولاتور می باشد. جیترکلاک به زمان نمونه برداری غیریکنواختی منجر می شود و خطایی ایجاد می کند که توان خطای کل در خروجی کوانتیزه کننده را افزایش می دهد. دامنه این خطا وابسته به ویژگی های آماری جیتر و سیگنال ورودی مدولاتور می باشد.

$$x(t + \delta) - x(t) \approx 2\pi f_{in} \delta A \cos(2\pi f_{in} t) = \delta \frac{d}{dt} x(t) \quad (1)$$


این بلوک در سیمولینک متلب به صورت شکل ۱۰ مدل شده است که معادله ۱ را برآورده می نماید.



شکل ۹: جیتر کلاک پیاده سازی شده در سیمولینک متلب

#### ۴-۲- نویز حرارتی و نویز آپ امپ

این اثرات غیر ایده آل با مدل نویزی انتگرالگیر شکل ۱۰ مدل می شود که تابع انتقال انتگرالگیر نیز در معادله زیر مشخص شده است.



شکل ۱۰: مدل نویزی انتگراتور


$$H_I(z) = \frac{c_s}{c_f} \frac{z^{-1}}{1-z^{-1}} = b \frac{z^{-1}}{1-z^{-1}} \quad b = \frac{c_s}{c_f} \quad (2)$$

#### ۴-۳- نویز حرارتی سوئیچ‌ها

نویز حرارتی یک نویز سفید با پهنای باند زیاد می باشد که با ثابت زمانی خازنهای سوئیچ شونده یا پهنای باند تقویت کننده های عملیاتی محدود می شود.

$$e_t = \frac{kT}{c_s} \quad y(t) = [x(t) + e_t(t)]b \quad (3)$$

مدل نویز حرارتی سوئیچها در شکل ۱۱ نشان داده شده است.



شکل ۱۱: نویز حرارتی سوئیچها


در داخل بلوک  $f(u)$ ، تابع  $f(u)$  را بصورت زیر قرار می دهیم که  $k$  ثابت بولتزمن و  $temp$  دما بر حسب کلوین و  $ci$  مقدار ظرفیت خازن می باشد که m-File نوشته شده این پارامترها را مقدار دهی می کنیم.

$$f(u) = \text{sqrt}\left(\frac{k * temp}{abs(u) * ci}\right) \quad (4)$$

در اینجا فقط ما نویز حرارتی را در نظر گرفته شده و اثر نویز فلیکر ( $\frac{1}{f}$ ) و آفست dc در نظر گرفته نشده اند.

#### ۴-۴- نویز آپ امپ

از شکل ۱۲ برای شبیه سازی اثر نویز آپ امپ استفاده می کنیم . که مقدار  $k$  ولتاژ موثر نویز آپ امپ می باشد که در m-File با پارامتر noise نشان داده شده است. این ولتاژ نویز به ورودی انتگراتور ارجاع داده شده است. توان نویز آپ امپ از طریق شبیه سازی نویز سطح ترانزیستور کل انتگراتور شبیه سازی شود. نویز خروجی ارجاعی به ورودی در کل طیف فرکانسی انتگرال گرفته شود. در این مدل تنها توزیع نویز نمونه برداری شده مدل شده است.




شکل ۱۲: نویز آپ امپ

#### ۴-۵- اثرات غیر ایده آل آپ امپ

مدل رفتار انتگرالگیر ایده آل با ضریب واحد در شکل ۱۳ نشان داده شده است.


$$H_I(z) = \frac{z^{-1}}{1-z^{-1}} \quad (5)$$






شکل ۱۳: اثرات غیر ایده آل آپ امپ

در اینجا از انتگراتور تک حلقه که در شکل ۱۴ نشان داده شده است، استفاده شده است که دارای تاخیر مستقیم می باشد.



شکل ۱۴: پیاده سازی انتگراتور در محیط سیمولینک

بلوک Saturation ولتاژ اشباع آپ امپ را نشان می دهد که بایستی مقدار ولتاژ اشباع را بصورت حد بالا و پایین در داخل بلوک قرار دهیم. در این مقاله چون مقدار منبع تغذیه مساوی با ۱ ولت می باشد، حد اشباع بالا و پایین را مساوی با  $\pm 0.5$  ولت در نظر گرفته ایم و در m-file با پارامتر  $A_{max}$  نشان داده ایم. شکل ۱۵ مدل انتگراتور واقعی شامل اثرات غیر ایده آل را نشان می دهد.



شکل ۱۵: انتگراتور واقعی با اثرات غیر ایده آل


#### ۴-۶- بهره DC

با توجه به خطای مربوط به گین آپ امپ تابع انتقال بصورت  $H_I(z) = \frac{z^{-1}}{1-\alpha z^{-1}}$  درمی آید که بهره dc انتگرالگیر عبارتست از:


$$H_0 = \frac{1}{1-\alpha} \quad (۶)$$

در این طراحی مقدار بهره آپ امپ تقریباً ۳۰۰ محاسبه شده است و بنابراین خطای ناشی از بهره محدود آپ امپ مساوی با در

$$\alpha = \frac{A-1}{A} = \frac{300-1}{300}$$



شکل ۱۶: بلوک دیاگرام مدولاتور سیگما دلتا مرتبه دوم در محیط سیمولینک




شکل ۱۷: نمودار سطحی SNDR بر حسب تغییرات ضرایب در فضای سه بعدی

شبیه سازی رفتاری مبدل سیگما دلتا مرتبه دوم با در نظر گرفتن همه اثرات در شکل ۱۶ در محیط سیمولینک متلب انجام شد و به تعدادی مقادیر برای ضرایب دست یافتیم که با توجه به شکل ۱۷ (نمودار سه بعدی) بهترین ضرایب در فاصله های ۶۰-۸۰ دسیبل می باشد که ضرایب بهینه عبارتند از:  $a_1 = 0.25, a_2 = 0.25, a_3 = 0.5, a_4 = 0.5$ .

### ۵- نتایج شبیه سازی

در این بخش به طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال سیگما دلتا مرتبه دوم با ساختار CRFB اولتی، ۱۲ بیت با فرکانس نمونه برداری  $2/4 \text{ Ms/s}$  برای کاربردهای صوتی با پهنای باند  $20 \text{ KHz}$  خواهیم پرداخت. مبدل طراحی شده در تکنولوژی CMOS  $0.18 \mu\text{m}$  پیاده سازی شده است. نتایج شبیه سازی بیانگر کارایی ساختار پیشنهادی بدست آمده با شبیه سازی رفتاری می باشد. ساختار بلوکی مدار پیشنهادی شامل ضرایب فیدبک CRFB، در شکل ۱۸ نمایش داده شده است. با توجه به سیمولینک متلب ضرایب  $a_1 = 0.25, a_2 = 0.25, a_3 = 0.5, a_4 = 0.5$  اندازه گیری شده مقادیر خازن های بدست آمده برای مبدل پیشنهادی در شکل ۱۹ در جدول ۲ نشان داده شده است.




شکل ۱۸: بلوک دیاگرام مدولاتور CRFB مرتبه دوم شامل ضرایب فیدبک

جدول ۲: مقادیر خازن ها با توجه به ضرایب بهینه بدست آمده


$C_0$	$C_1$	$C_2$	$C_3$	$C_4$	$C_5$	$C_6$	$C_7$	$C_8$	$C_9$
250fF	200fF	1pF	1pF	500fF	200fF	1pF	500fF	1pF	1pF

در این ساختار در ورودی مدار و همچنین در خروجی آپ امپ ها از سوئیچ بوت استرپ استفاده شده ، در قسمت هایی از مدار برای اینکه سوئیچ برای محدوده تمام مقیاس ورودی به خوبی کار کند از سوئیچ CMOS استفاده شده است، ولتاژ مرجع برابر  $V_{ref}=800\mu V$  در نظر گرفته شده است، از یک کوانتایزر یک بیت (یا مقایسه گر) استفاده شده است آپ امپ ها به صورت تمام تفاضلی بسته شدند و مدار CMFB برای تنظیم ولتاژ خروجی مد مشترک برای بیشترین نوسان خروجی به صورت زمان پیوسته استفاده شده است. لازم به ذکر است که  $V_{RN}$  و  $V_{RP}$  به ترتیب صفر و 0.8 ولت در نظر گرفته شده است.



شکل ۱۹: مبدل سیگما دلتا مرتبه دوم (CRFB) پیشنهادی با استفاده از ضرایب بهینه

به منظور بررسی رفتار دینامیکی مبدل یک ولتاژ سینوسی با دامنه ۲۰۰ میلی ولت و مقدار DC معادل با ۵۰۰ میلی ولت با فرکانس ورودی ۹/۳۷۵ KHz به عنوان ورودی به مبدل اعمال شده است. فرکانس نمونه برداری ۲/۴Ms/s می باشد. شکل ۲۰ نمودار FFT مربوط به خروجی مبدل را نمایش می دهد. مقدار SNDR معادل ۶۹/۷ دسیبل می باشد. هنگامی که فرکانس نمونه برداری ۲/۴Ms/s فرکانس سینوسی ورودی ۷/۰۳۱۲۵ KHz و اندازه منبع تغذیه برابر ۱ می باشد، مقدار توان مصرفی برابر با ۴۵۱ میکرو وات می باشد.



شکل ۲۰: چگالی طیف توان خروجی مدولاتور با سیگنال ورودی ۹/۳۷۵ KHz و فرکانس نمونه برداری ۲/۴Ms/s و پهنای باند ۲۰ KHz

جدول ۳ نتایج بدست آمده از شبیه سازی مدار طراحی شده را نشان می دهد. در نهایت به منظور مقایسه میزان کارایی مدار طراحی شده با برخی از گزارش ها، استفاده از معیار شایستگی FOM متداول که به صورت زیر تعریف می شود [۸ و ۷] می تواند مفید باشد.

$$FOM = \frac{POWER}{2^{ENOB} \times 2 \times BW} \quad (7)$$

که در آن POWER بیانگر کل توان مصرفی مبدل ENOB تعداد بیت موثر مبدل و BW برابر با فرکانس سیگنال ورودی می باشند. FOM مدار طراحی شده برابر با 3.76pJ/Conv-step می باشد. جدول ۴ کارایی مبدل طراحی شده را با کارهای منتشر شده دیگران مقایسه می کند. مشاهده می شود که مبدل طراحی شده از نظر معیار شایستگی در مقایسه با مقالات [۱۱ و ۳ و ۶] از کارایی نسبتاً خوبی برخوردار می باشد.

جدول ۳: مشخصات بدست آمده از مبدل سیگما-دلتای پیشنهادی

Parameter	Value
OSR	60
SNR	71.3dB
Number of Samples	4096
Signal bandwidth	20kHz
Sampling Frequency	2.4MHz
Power dissipation	451μW

جدول ۴: کارایی مدولاتور سیگما دلتا پیشنهادی در مقایسه با کارهای دیگران

Parameter	This work	J. Johansson [6]	S. T. Chandrasekaran [9]	J. Goes [10]	F. Cannillo [3]	B. Tran [11]
Tecnoloji	0.18μm	0.35μm	65nm	0.18μm	0.18μm	0.13μm
Signal bandwidth(khz)	20kHz	45Hz	400kHz	10kHz	256Hz	750kHz
Over sampling ratio	60	1022	65	256	250	64
SNDR(dB)	71.3	90db	67.3dB	80.1dB	72dB	74.76dB
Power Dissipation(μw)	451μW	60μW	400μW	200μW	13.3μW	33mW
Supply voltage(v)	1v	2.2v	0.9v	0.9v	1.4v	3.3/1.2
FOM(pJ/c-s)	3.76	26	2.4	1.21	8	4.94

## ۶- نتیجه گیری

در این مقاله یک مبدل سیگما-دل‌تا مرتبه دوم تک حلقه ای با استفاده از کوانتایزر تک بیتی طراحی شد که فیلتر حلقه آن با مسیر های تمام پسخور توزیع شده (CRFB)، پیاده سازی شده است. این مبدل شامل بلوک های آپ امپ، مقایسه گر، سوئیچ بوت استرپ می باشد که کلیه بلوک ها با هدف دستیابی به توان مصرفی بهتر و نسبت سیگنال به نویز بالاتر طراحی شدند. با شبیه سازی رفتاری این مبدل پیشنهادی در محیط سیمولینک متلب توانستیم به ضرایب بهینه دست یابیم. با شبیه سازی رفتاری در سیمولینک متلب توانستیم به بهترین ضرایب برای تابع انتقال سیگما دل‌تا مرتبه دوم برسیم و با ضرایب اعمال شده ( $a_3 = 0.5, a_2 = , a_1 = 0.25$ ),  $a_4 = 0.5$  0.25) به مبدل پیشنهادی به نسبت سیگنال به نویز ۷۱/۳ دسیبل دست یافتیم.

## منابع

- [1] S. Northworthy, R. Schreier, and G. Temes, Delta-Sigma Data Converters, *IEEE Press*, Piscataway, NJ, 1997.
- [2] A. marques, V.zopelso, M.steyaert and m.sansen , “Transaction on Circuits and systems-II,” *IEEE Analog and Digital signal processing*, vol.45 , no.9 , Sep. 1998.
- [3] F. Cannillo *et al.*, “1.4 V 13 W 83 dB DR CT- modulator with dual-slope quantizer and PWM DAC for biopotential signal acquisition,” in *Proc. IEEE Eur. Solid-State Circuits*, 2011, pp. 267–270..
- [4] L. Liu, Dongmei Li, L. Chen, Yafei Ye, and Z.Wang, “ A 1-V 15-Bit Audio  $\Delta \Sigma$  -ADC in 0.18 $\mu$ m CMOS ,” *IEEE transaction on circuits and system—i: regular papers*, vol. 59, no. 5, pp. 510 – 513, May 2012.
- [5] Y. Yoon, and et al, “A Delta–Sigma Modulator for Low-Power Analog Front Ends in Biomedical Instrumentation,” *IEEE Transactions on Instrumentation and Measurement*, vol. 65, no. 7, pp. 1530-1539, 2016.
- [6] J. Johansson et al., “A 16-bit 60 $\mu$ W Multi-Bit  $\Sigma \Delta$  Modulator for Portable ECG Applications,” *Proc. 29th European Solid-State Circuits Conference, 2003*, pp. 161 – 164.
- [7] H. Lee, and et al, “A Compressive Sensing-Based CMOS Image Sensor With Second-Order  $\Delta \Sigma$  ADCs,” *IEEE Sensors Journal*, vol. 18, no. 6, pp. 2404-2409, Mar. 2018.
- [8] H. Park, K. Nam, K Su, K. Vleugels, and B A. Wooley, “A 0.7-V 870-uw Digital-Audio CMOS Sigma-Delta Modulator,” *IEEE Journal of Solid-State Circuits*, vol. 44, no. 4, pp. 218 – 21, Apl. 2009
- [9] S. T. Chandrasekaran, V. E. G. Karnam and A. Sanyal, “0.36-mW, 52-Mbps True Random Number Generator Based on a Stochastic Delta–Sigma Modulator,” *IEEE Solid-State Circuits Letters*, vol. 3, pp. 190-193, 2020.
- [10] J. Goes, B. Vaz, R. Monteiro, and Paulino, “A 0.9 V modulator with 80 dB SNDR and 83 dB DR using a single-phase technique,” in *Proc. IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, Feb. 2006, pp. 74–75.
- [11] B. Tran and C. Huynh, “A 12-Bit 33-mW and 96-MHz Discrete-Time Sigma Delta ADC in 130 nm CMOS Technology,” *International Symposium on Electrical and Electronics Engineering (ISEE)*, 2019, pp. 1-6.

## Improvement of SNDR using Optimization of Feedback Path Coefficients for Second Order CRFB Modulators in Sigma – Delta Analog to Digital Converters

---

Maryam Shahriary<sup>1</sup>, AbdolRasool Ghasemi<sup>2\*</sup>, Najmeh Cheraghi shirazi<sup>3</sup>

---

Electrical Engineering, Islamic Azad University, Bushehr Branch, Bushehr, Iran

1: [maryamshahriary1371@gmail.com](mailto:maryamshahriary1371@gmail.com)

2\*: [rasul\\_ghasemi@yahoo.com](mailto:rasul_ghasemi@yahoo.com)

3: [nch\\_shirazi@yahoo.com](mailto:nch_shirazi@yahoo.com)

### ABSTRACT:

Analog to digital converters are divided into two categories, Nyquist rate converter and oversampling converter, in terms of sampling frequency. At oversampling converter, input signal are sampled at several times the Nyquist rate. Increasing the over sampling rate leads to an increase in effective resolution, but although the use of high sampling rate for wide band signals is impractical due to the need for high sampling frequency and power consumption. Increasing the number of bits also increases the dynamic range as opposed to the multi-bit DAC required in the linear feedback path. In this paper, we designed sigma delta structure with 12 bit resolution, 1-v power supply for low power applications. on the other hand, increasing levels of quantization (number of bits) causes the reduction in-band noise power of the system, as well as the modulator stability improves without need increasing oversampling ratio. The maximum value of a signal-to-noise-and-distortion ratio(SNDR) will be achieved by means of choosing appropriate feedback coefficients. Simulation results of a 12-bit, 2.4-MS/s, and 1-v proposed structure in a 0.18- $\mu$ m CMOS technology show a signal-to-noise-and-distortion ratio (SNDR) of 71.3 dB, a power consumption of 451 $\mu$ W, and figure of merit 3.76(pJ/Conver.step.)

---

**Keywords:** Analog to Digital Converter, Sigma – Delta converter, Operational amplifiers, CRFB Structure, Optimization of Feedback Coefficients.