

## طراحی مدار تمام جمع کننده/تمام تفریق کننده جدید مبتنی بر منطق برگشت پذیر در فناوری آtomاتای سلولی کوانتمومی

محسن وهابی<sup>(۱)</sup> \* امیر صباح ملا حسینی<sup>(۲)</sup>

(۱) دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران.

(۲) دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران.

تاریخ پذیرش : ۱۳۹۷/۷/۱۷

(تاریخ دریافت : ۱۳۹۶/۱۲/۱۰)

### چکیده

با پیشرفت فناوری و دستیابی به دستگاههایی در ابعاد نانو، فناوری آtomاتای سلولی کوانتمومی (*QCA*) به عنوان جایگزین احتمالی مدارات *CMOS* پیشنهاد شده است. از سوی دیگر منطق برگشت پذیر نیز در منطق دیجیتال مبحثی جدید محسوب می شود و اساس آن برپایه گیت های برگشت پذیر است. همچنین، بلوک های جمع کننده به ویژه مدار تمام جمع کننده/تمام تفریق کننده از اهمیت زیادی به دلیل انجام هر دو عملیات جمع و تفریق برخوردار است. از این رو در این مقاله، طراحی یک مدار تمام جمع کننده/تمام تفریق کننده جدید هم سطح مبتنی بر منطق برگشت پذیر با استفاده از فناوری آtomاتای کوانتمومی سلولی ارائه شده است که طراحی صورت گرفته بر پایه بهبود گیت *RQG* و پیاده سازی جدید سلولی آن انجام شده است. مدار ترکیبی جمع کننده/تفریق کننده پیشنهادی، تعداد سلول کمتر، سطح مدار مصرفی کمتر، تأخیر کمتر، تابع هزینه کمتر و پیاده سازی هم سطح (تک لایه) نسبت به طراحی های قبلی دارا می باشد.

واژه های کلیدی: *QCA* ، منطق برگشت پذیر ، *RQG* ، تمام جمع کننده/تمام تفریق کننده ، *FA|S* ، هم سطح (تک لایه)

\* عهده دار مکاتبات:

نشانی: دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران.

تلفن: ۰۹۱۳۲۴۲۱۵۶۶ پست الکترونیکی: [mohsen.vahabi@iauk.ac.ir](mailto:mohsen.vahabi@iauk.ac.ir)


## ۱. مقدمه

که طراحی های چندلایه به علت افزایش سطح مدار و هزینه های پیاده سازی بالا مطلوب نمی باشد [۴، ۵] و همچنین طراحی های تقاطع با سلول های ۴۵ درجه نیز به دلیل استحکام کم و هزینه پیاده سازی بالا مناسب نمی باشد [۵، ۷]. درنتیجه طراحی تقاطع سیم ها با بهره گیری از فاز های کلاک غیر مجاور مناسب بوده و از اهمیت بسیار ویژه ای برخوردار هستند [۵، ۸]. از سوی دیگر منطق برگشت پذیر نیز در منطق دیجیتال مبھشی جدید محسوب می شود و اساس آن بر این نظریه است که می توان اتلاف انرژی را در طول یک مدار به صفر رساند در صورتی که بتوان از حالات انتهایی به حالات ابتدایی رسید صرف نظر از اینکه در طول مسیر چه اتفاقی رخداده است. به عبارت دیگر محاسبات برگشت پذیر یکی از نمونه های محاسباتی است که با ایجاد یک نگاشت یک به یک بین حالت های ورودی و خروجی در مدار محقق می شود. در این مدارات می توان در هر مرحله از مسیر متوقف شد و به طبقات قبلی بازگشت و به ورودی های مدار دسترسی پیدا کرد. درواقع در این مدارات تناظری یک به یک بین بردار ورودی و خروجی وجود دارد و این یعنی نه تنها می توان خروجی ها را به صورت یک به یک از ورودی ها به دست آورد بلکه می توان تک تک ورودی ها را نیز از خروجی ها به دست آورد [۹].

در این مقاله، یک طراحی جدید بهینه سازی از مدار تمام جمع کننده / تام تفريقي کننده برگشت پذير با تعداد سلول کمتر، تأخير کمتر، مساحت مصرفی کمتر و پیاده سازی هم سطح ارائه شده است؛ که بهینه سازی ایجاد شده با بهبود گيت برگشت پذير RQG، پیاده سازی سلولی مؤثر، طراحی تک لایه و بدون استفاده از سلول ۴۵ درجه در طراحی های پیشنهادی صورت گرفته است. بقیه این مقاله به شرح زیر ساماندهی شده است. در بخش ۲ (مبانی تحقیق)، یک مروری بر QCA و گیت های پایه آن، منطق

برای یافتن جایگزین مناسب فناوری CMOS، برای حفظ صرفه اقتصادی در روند نزولی مقیاس دستگاه های نانو الکترونیک در کاربردهایی مانند پردازش سیگنال [۱۱]، مطالعات و پژوهش های زیادی صورت گرفته که یکی از مهم ترین نتایج حاصل آتماتای سلولی کوانتموی (QCA) می باشد که به عنوان جایگزین احتمالی مدارات CMOS پیشنهاد شده است. ابعاد بسیار کوچک، سرعت بسیار زیاد، تأخیر بسیار کم و توان مصرفی بسیار پایین از جمله ویژگی های این فناوری است. از سوی دیگر جمع کننده ها که از اساسی ترین و اصلی ترین مدارات محاسباتی منطق دیجیتال هستند، به عنوان شایع ترین و پر کاربرد ترین مدار حسابگر دیجیتال موضوع قابل توجه بسیاری از مطالعات تحقیقاتی است [۲، ۳]. همچنین جمع کننده ها یکی از بلوک های اصلی و اساسی تشکیل دهنده دستگاه های VLSI زیادی نظری میکروپروسسورها و پردازنده های مختلف می باشند. از جمله عواملی که باعث بهینه سازی بلوک های مربوطه می شود طراحی های جدید متناسب با ظهور فناوری نوین می باشد. همچنین طراحی تمام جمع کننده به عنوان یک بلوک جامع مورد استفاده در طراحی های پیچیده از اهمیت ویژه ای برخوردار است. طراحی تمام جمع کننده با ساختار ساده و مصرف توان محدود می تواند در ساده کردن مدارهای دیجیتال نقش اساسی ایفا کند. همچنین طراحی تمام جمع کننده / تام تفريقي کننده به عنوان یک مدار مرکب محاسبه گر هر دو عمل جمع و تفريقي از اهمیت فوق العاده ویژه ای برخوردار است. از جمله مشکلاتی که در طراحی مدارها و سلول های مرکب وجود دارد، چگونگی طراحی تقاطع سیم ها به بهترین حالت برای کاهش هزینه می باشد [۴]. از این رو برای طراحی تقاطع های QCA سه روش ارائه شده است؛

مجاور که دارای مقدار ارزشی است تأثیر می‌گیرد و بر سلول مجاور بعدی که فاقد مقدار ارزشی است تأثیر می‌گذارد و آن را به مقدار ارزشی خود درمی‌آورد [۲] و [۱۰].




شکل(۲) : کوپلینگ سلول‌های QCA

: QCA ۲-۲

در مدارات QCA با کنار هم قرار دادن سلول‌های QCA سیم ایجاد می‌شود. در سیم QCA سیگنال بازی (ارزش منطقی "۰" یا "۱") به دلیل تراکنش الکترواستاتیکی بین سلول‌های مجاور از ورودی به خروجی منتقل می‌شود. در حالت کلی دو روش سیم بندی در QCA به کاربرده می‌شود. روش اول با استفاده از سیم ۹۰ درجه و روش دوم با استفاده از سیم ۴۵ درجه می‌باشد [۵] و [۸]. شکل (۳) سیم ۹۰ درجه و شکل (۴) سیم ۴۵ درجه را نشان می‌دهند.



شکل (۳) : سیم ۹۰ درجه (°۹۰) QCA



شکل (۴) : سیم ۴۵ درجه (°۴۵) QCA

: (QCA) wire crossing


برای عبور سیم‌های QCA از روی هم مشکل اصلی در محل تلاقی دو سیم می‌باشد. برای اینکه دو سیم داده یکدیگر را خراب نکنند دو روش وجود دارد. روش اول طراحی تقاطع سیم‌ها با استفاده از طراحی لایه‌ای و روش دوم طراحی تقاطع سیم‌ها به صورت تک لایه

برگشت‌پذیر و آثار قبلی ارائه شده است. در بخش ۳(کار پیشنهادی)، معماری گیت RQG و مدار تمام جمع کننده/تمام تفریق کننده پیشنهادی این تحقیقات ارائه شده است و در بخش ۴(شبیه‌سازی و مقایسه نتایج)، با استفاده از جداول و نمودارها، به مقایسه طراحی‌های پیشنهادی با معماری‌های قبلی پرداخته‌ایم. در بخش ۵(نتیجه‌گیری)، از مقاله پیش‌رو نتیجه‌گیری کرده‌ایم.

## ۲-مبانی تحقیق:


### ۱-۲ اوتوماتی سلولی کوانتومی (QCA):

این فناوری بر پایه سلول‌های QCA می‌باشد و هر سلول QCA قادر به نشان دادن یک بیت منطقی با فضای اشغالی در مقیاس نانو می‌باشد. هر سلول QCA از ۴ حفره و ۲ الکترون که در داخل سلول محبوس شده‌اند، تشکیل شده است؛ که بر اساس دافعه کولمبی ایجاد شده بین دو الکترون، دو ارزش منطقی "۰" و "۱" نشان داده می‌شوند. سلول‌های QCA در طراحی به صورت مریع نشان داده می‌شوند. شکل (۱) ساختار سلول QCA را اساس کنترل سدهای پتانسیل و فازهای کلاک QCA صورت می‌گیرد.




شکل (۱) : ساختار سلول‌های QCA

هنگام جابه‌جایی الکترون‌ها داخل سلول ، الکترون‌ها بین حفره‌ها تونل می‌زنند که این جابه‌جایی الکترون‌ها داخل سلول به صورت یک حرکت غیرخطی می‌باشد و نیروی دافعه کولمبی فقط بین الکترون‌های داخل یک سلول برقرار نیست بلکه همانند شکل (۲) هر سلول از سلول



شکل (۷) : طراحی هم‌سطح تقاطع با فازهای کلاک غیر مجاور (فازهای ۰ و ۲)




شکل (۸) : طراحی هم‌سطح تقاطع با فازهای کلاک غیر مجاور (فازهای ۱ و ۳)


#### ۴- زمانبندی و کلاکینگ : QCA

در فناوری QCA از طریق اعمال سیگنال کلاک در ۴ فاز متمایز و پریودیک، عمل کلاکینگ صورت می‌گیرد و در واقع کلاک QCA علاوه بر همگام‌سازی، مواضع داخل سلول‌ها را نیز کنترل می‌کند؛ به گونه‌ای که زمانی مواضع پایین هستند الکترون‌ها می‌توانند جایه‌جا شوند و وقتی که مواضع بالا هستند الکtron‌ها در داخل حفره‌ها محبوس می‌شوند. درنتیجه برای ایجاد دو حالت قطیبت سلول‌های QCA از فازهای کلاک QCA استفاده می‌شود. در شکل (۹) ۴ فاز کلاک QCA نشان داده شده‌اند. در اولین فاز کلاک (Switch) (Figure 9) مواضع در حال بالا آمدن هستند و با بالا آمدن مواضع، سلول‌های QCA


می‌باشد [۸]. در روش طراحی لایه‌ای کلیه سلول‌ها از نوع ۹۰ درجه می‌باشند و در طراحی برای عبور سیم‌ها در محل تلاقی و جلوگیری از تأثیرگذاری دو سیم از لایه‌های دیگر برای عبور یکی از سیم‌ها استفاده می‌شود [۶, ۱۱]. برای عبور سیم‌های QCA در تک لایه دو روش طراحی وجود دارد. روش اول طراحی تک لایه باسیم‌های ۴۵ درجه و ۹۰ درجه و روش دوم طراحی تک لایه باسیم ۹۰ درجه و با استفاده از فازهای کلاک غیر مجاور صورت می‌گیرد [۷, ۱۱, ۱۲]. که شکل‌های (۵)، (۶)، (۷) و (۸) به ترتیب طراحی لایه‌ای و طراحی هم‌سطح با تقاطع سیم‌های ۴۵، ۹۰ و طراحی هم‌سطح با فازهای کلاک غیر مجاور را نشان می‌دهند.




شکل (۵) : طراحی تقاطع لایه‌ای



شکل (۶) : طراحی تک لایه تقاطع باسیم‌های ۴۵° و ۹۰°




شکل (۱۰) : انواع گیت وارونگر (گیت Not)  
 گیت اکثریت (Majority) یکی از پر کاربردترین گیت های منطقی در فناوری QCA می باشد. این گیت دارای تعداد ورودی های فرد و یک خروجی می باشد و بر اساس مقدار ارزشی اکثریت ورودی ها، سلول خروجی مقداردهی می شود. به عبارت دیگر رأی اکثریت ورودی ها تعیین کننده مقدار خروجی می باشد [۱۰, ۱۴]. شکل (۱۱) نمونه ای از این گیت را نشان می دهد.




شکل (۱۱) : گیت اکثریت ۳ ورودی

گیت های AND و OR نیز با ثابت کردن (فیکس کردن) یکی از ورودی های گیت اکثریت و به ترتیب مقداردهی "۰" و "۱" منطقی (پلاریزاسیون -۱) و (۱) منطقی (پلاریزاسیون +۱) ساخته می شوند [۱۶, ۱۴]. شکل های (۱۲) و (۱۳) به ترتیب گیت های AND و OR دو ورودی را نشان می دهند.



شکل (۱۲) : گیت AND دو ورودی

بر طبق مقادیر ورودی خود مقداردهی شده و در پایان این فاز کلاک ، موانع به اندازه کافی برای جلوگیری از تونل زنی الکترونی بالا هستند؛ درنتیجه سلول قفل می شود. در دومین فاز کلاک (Hold) موانع همچنان بالا هستند. در این فاز سلول کاملاً پایدار است و داده هی خود را به سلول های اطراف انتقال می دهد. در سومین فاز کلاک (Release) موانع به مرور پایین می آیند و سلول ناپایدار می شود و به داده هی داخل سلول نیاز نداریم و سلول پلاریزاسیون خود را از دست می دهد. در چهارمین فاز کلاک (Relax) موانع سلول در پایین ترین حالت هستند و سلول ها در حالت بدون پلاریزاسیون (unpolarized) باقی میمانند و از سلول استفاده های نمی شود. بعد از پایان این فاز ، سلول دوباره وارد فاز سوئیچ (Switch) می شود و این مکانیسم دوباره تکرار خواهد شد [۱۳ و ۱۶].



شکل (۹) چهار فاز کلاک

## ۵-۲ گیت های پایه : QCA


از جمله گیت های پایه QCA، گیت معکوس کننده (گیت NOT) است که در فناوری QCA برای معکوس کردن سیگنال موردنظر بر طبق نیاز از یکی از طراحی گیت وارونگر که در شکل (۱۰) نشان داده شده است برای کاربرد موردنظر استفاده می شود [۱۵, ۱۴].

اتلاف انرژی را در طول یک مدار به صفر رساند در صورتی که بتوان از حالات انتهایی به حالات ابتدایی رسید صرف نظر از اینکه در طول مسیر چه اتفاقی افتاده است [۲۱]. توفولی و فردکین اولین بار در اواخر دهه ۷۰ و اوایل دهه ۸۰ میلادی از منطق برگشت پذیر برای پیاده سازی گیت های پیشنهادی خود استفاده کردند و بعد از آنها افراد دیگری از جمله فایمن و پرس و... نیز مدل ها و گیت های پیشنهادی خود را در این زمینه ارائه دادند. درواقع هدف اصلی از طراحی مدارات با منطق برگشت پذیر و پیاده سازی آنها با استفاده از گیت های برگشت پذیر، حذف توان مصرفی به ازای آزادی سازی انرژی حرارتی حاصل از هر بیت اطلاعات پردازشی می باشد. از جمله جدیدترین گیت های منطقی برگشت پذیر گیت RQG [22] می باشد. در بخش بعد عملکرد این گیت برگشت پذیر به تفصیل شرح داده شده است.

#### ۷-۲ گیت برگشت پذیر RQG :

گیت برگشت پذیر RQG به عنوان یک گیت قابل برگشت پذیر چندمنظوره می تواند برای پیاده سازی مدارهای منطقی مهمی مانند تمام جمع کننده و تمام تفرقی کننده استفاده شود. با استفاده از گیت Feynman برگشت پذیر RQG و دو گیت برگشت پذیر با مدار تمام جمع کننده / تمام تفرقی کننده برگشت پذیر با چهار ورودی و چهار خروجی قابل پیاده سازی می باشد. گیت RQG دارای سه ورودی X1، X2 و X3 و سه خروجی Y1، Y2 و Y3 می باشد. این گیت یکی از جدیدترین گیت های برگشت پذیر می باشد که روابط (۱)، (۲) و (۳) به ترتیب روابط مربوط به خروجی های Y1، Y2 و Y3 گیت RQG را نشان می دهند [۲۲]. شکل (۱۴) بلوک دیاگرام گیت RQG و جدول (۱) نیز جدول درستی این گیت می باشد [۲۲].

رابطه (۱) :



شکل (۱۳) گیت OR دو ورودی

#### ۶- منطق برگشت پذیر :

در اوایل دهه ۶۰ میلادی رالف لاندئور با تکیه بر مباحث ترمودینامیک نشان داد که طراحی مدارهای منطقی و دیجیتالی با استفاده از منطق غیر برگشت پذیر (بازگشت ناپذیر)، به دلیل بیشتر بودن تعداد ورودی های مدار از تعداد خروجی های آن موجب اتلاف ناخواسته ای انرژی الکتریکی می شود. بنابراین تعدادی از بیت های حاوی اطلاعات در حین پردازش از بین رفته و انرژی الکتریکی آنها به صورت گرما آزاد می شود. وی ثابت کرد که به ازای از دست دادن هر بیت اطلاعات در حین پردازش به اندازه  $KT\ln 2$  ژول انرژی به صورت گرما آزاد می شود. که در این رابطه K ثابت بولتزمن و T درجه حرارت (بر حسب کلوین) که پردازش در آن دما صورت می گیرد. اگرچه انرژی که به ازای هر بیت اطلاعات به صورت گرما آزاد می شود (تلف می شود) تقریباً به اندازه  $(-21 \times 10)^{2.9}$  ژول خواهد بود و این مقدار بسیار ناچیز است. با این حال همین مقدار بسیار کم در مدارات فشرده و پر تراکم میزان قابل توجهی می باشد و جلوگیری از بروز این مشکل از اهمیت بالایی برخوردار است [۲۰، ۱۹، ۱۸، ۱۷]. در سال ۱۹۷۳ چارلز بنت فیزیکدان شرکت آی بی ام نشان داد که می توان محاسبات را به صورت برگشت پذیر انجام داد. او ثابت کرد که حذف اتلاف توان در یک مدار منطقی امکان پذیر است اگر مدار تنها شامل گیت های منطقی برگشت پذیر باشد. به عبارت دیگر او نشان داد می توان

می باشد. این طراحی صورت گرفته به صورت هم سطح می باشد؛ در صورتی که طراحی پیشنهادی ما علاوه بر طراحی هم سطح، از لحاظ تعداد سلول، مساحت مصرفی، تأخیر و تابع هزینه برتری قابل توجهی نسبت به این طراحی دارد.

### ۳- مدارات پیشنهادی:

در این مقاله ما به طراحی گیت برگشت پذیر [22] RQG و پیاده سازی مدار برگشت پذیر تمام جمع کننده / تمام xor تفريقي کننده (FA\S) بر اساس طراحی گیت [24] می پردازیم. در طراحی های صورت گرفته، طراحی هم سطح (تک لایه) با استفاده فازهای کلک غیر مجاور QCA مدنظر قرار گرفته است؛ زیرا در طراحی مدارات A طراحی هم سطح و بدون استفاده از سلول های ۴۵ درجه به دليل افزایش استحکام و پایداری مدار و همچنین هزینه پیاده سازی کمتر نسبت به طراحی های لایه ای و طراحی هم سطح با استفاده از سلول های ۴۵، از اهمیت ویژه ای برخوردار است. از اين روش مدارات طراحی شده از بهترین نمونه طراحی های صورت گرفته تاکنون می باشند؛ زیرا در طراحی های پیشنهادی بهبود پارامترهای اصلی QCA مدنظر قرار گرفته است. در نتيجه طراحی های صورت گرفته نه تنها از لحاظ تعداد سلول، مساحت مصرفی، تأخیر و تابع هزینه نسبت به بهترین نمونه های قبلی بهتر است، بلکه فقط در تک لایه پیاده سازی شده اند.


### ۱-۳ گیت RQG پیشنهادی:

گیت RQG یکی از جدیدترین گیت های منطق برگشت پذیر است و بهبود پارامترهای اصلی مداری و پیاده سازی بهینه در فناوری QCA این گیت با توجه به کاربرد مهم آن در طراحی بهینه مدار تمام جمع کننده / تمام تفريقي کننده برگشت پذير از اهمیت بالايی برخوردار است. در نتيجه مزیت RQG پیشنهادی اين تحقیقات نسبت به بهترین طراحی قبلی عبارت است از:

$$Y1=MAJ(X1,X2,X3) = X1.X2 + X2.X3 + X1.X3 \quad \text{رابطه (۲)}$$

$$Y2=MAJ(X1',X2,X3) = X1'.X2 + X2.X3 + X1'.X3 \quad \text{رابطه (۳)}$$

$$Y3=X1 \oplus X3 = X1.X3' + X1'.X3 \quad \text{}$$



شکل (۱۴) : بلوک دیاگرام گیت RQG [۲۲]


جدول (۱) : جدول درستی گیت RQG

Input	output					
	X1	X2	X3	Y1	Y2	Y3
...	...	...	...	...	...	...
..1	..1	..1	..1	..1	..1	..1
.1.	.1.	.1.	.1.	.1.	.1.	.1.
.11	.11	.11	.11	.11	.11	.11
1..	1..	1..	1..	1..	1..	1..
1.1	1.1	1.1	1.1	1.1	1.1	1.1
11.	11.	11.	11.	11.	11.	11.
111	111	111	111	111	111	111

### ۸-۲ مروری بر کارهای گذشته:


در مقاله [۲۳]، معماری مدار تمام جمع کننده / تمام تفريقي کننده برگشت پذير با تقاطع عبوری هم سطح بر اساس سلول های ۴۵ درجه طراحی و ارائه شده است. در اين طراحی از ۱۰۸ سلول ۴۵ درجه استفاده شده است که استفاده از اين نوع سلول موجب پایین آمدن استحکام و پایداری مدار و بالا رفتن هزینه های پیاده سازی می شود. در مقاله [۲۲] معماری مدار تمام جمع کننده / تمام تفريقي کننده بازگشته ارائه شده است که مقایسه اصلی تحقیقات پیش رو با این طراحی

پارامترهای مدار از کمترین مساحت مصرفی و تعداد سلول استفاده شده است که در نتیجه موجب کاهش تأخیر مدار شده است. از سوی دیگر طرح پیشنهادی، به صورت تک لایه بوده و در طرحی از هیچ سلول ۴۵ درجه استفاده نشده است. همچنین طراحی بهینه گیت RQG پیشنهادی بخش قبل این تحقیقات (شکل ۱۵) و استفاده آن در پیاده‌سازی مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده پیشنهادی نقش بسزایی در بهبود پارامترهای مداری آن داشته است که در نهایت موجب طراحی بهینه و پیاده‌سازی سلولی این مدار پیشنهادی شده است. در نتیجه طراحی پیشنهادی نه تنها از نظر تعداد سلول، سطح مدار مصرفی و تأخیر نسبت به بهترین نمونه‌های قبلی بهتر است بلکه فقط در تک لایه پیاده‌سازی شده است. شکل (۱۷) پیاده‌سازی طراحی مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده (FA|S) پیشنهادی و شکل (۱۹) خروجی شبیه‌ساز آن را نشان می‌دهند.



شکل (۱۶) بلوک دیاگرام مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده پیشنهادی

۱- تعداد سلول مصرفی کمتر ۲- مساحت مصرفی کمتر شکل (۱۵) پیاده‌سازی گیت بازگشتهای RQG پیشنهادی این تحقیقات و شکل (۱۸) نیز خروجی شبیه‌ساز آن را نشان می‌دهند. همان‌گونه که در شکل (۱۵) مشاهده می‌شود طراحی بهینه یافته پیشنهادی به دلیل بهبود پیاده‌سازی سلولی می‌باشد که در نهایت منجر به بهبود پارامترهای تعداد سلول و مساحت مصرفی مدار نسبت به نمونه‌های قبلی شده است.



شکل (۱۵) : گیت برگشت‌پذیر RQG پیشنهادی

۲-۳ مدار تمام جمع کننده/تمام تفریق کننده پیشنهادی: مدار تمام جمع کننده/تمام تفریق کننده به عنوان یک مدار مرکب محاسبه‌گر هر دو عمل جمع و تفریق از اهمیت فوق العاده ویژه‌ای برخوردار است و طراحی بهینه برگشت‌پذیر این مدار بسیار مدنظر محققان و پژوهشگران قرار دارد. بلوک دیاگرام مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده (FA|S) پیشنهادی این تحقیقات در شکل (۱۶) آورده شده است. همان‌گونه که مشاهده می‌شود، طرح پیشنهادی با استفاده از یک گیت برگشت‌پذیر RQG و یک گیت برگشت‌پذیر فایمنن طراحی شده است. برای پیاده‌سازی بهینه و بهبود

خاصی در تعریفتابع هزینه دارد. رابطه (۴) این پارامتر مهم را توصیف می کند. در این رابطه، M تعداد گیت اکثریت، I تعداد گیت معکوس کننده (گیت Not) و C تعداد تقاطع های عبوری را نشان می دهد. پارامتر T نیز نشان دهنده میزان تأخیر خروجی نسبت به ورودی می باشد. ضرایب K, L و P بر اساس اهمیت توان مصرفی، مساحت مصرفی، پیچیدگی و تأخیر تعیین می شوند. در جدول (۳) ما برای محاسبه تابع هزینه مقادیر K, L و P را برابر یک در نظر گرفته ایم؛ که نتایج حاصل نشان دهنده برتری تابع هزینه طرح پیشنهادی نسبت به طراحی های قبلی می باشد.

رابطه (۴):


$$\text{Cost Function} = (M^K + I^L + C^P) \times T^T$$

جدول (۲) : مقایسه گیت RQG پیشنهادی با بهترین

طراحی قبلی

تأخیر (کلاک)	تعداد سلول	مساحت مصرفی (um <sup>2</sup> )	مدار
۱.۲۵ (۵ فاز) کلاک)	۱۲۸	۰.۲۱	RQG [۲۲]
۱.۲۵ (۵ فاز) کلاک)	۹۲	۰.۱۱	RQG پیشنهادی

همانگونه که در جدول (۲) نشان داده شده است، مدار برگشت پذیر RQG پیشنهادی نسبت به مقاله [۲۲] از نظر مساحت و تعداد سلول مصرفی برتری قابل ملاحظه ای دارد؛ که دلیل این امر نیز پیاده سازی سلولی بهینه یافته طرح پیشنهادی می باشد. خروجی شبیه سازی صورت گرفته مدار برگشت پذیر RQG پیشنهادی نیز در شکل (۱۸) به تصویر کشیده شده است. همانگونه که مشاهده می شود، تأخیر این مدار برابر ۱.۲۵ (۵ فاز کلاک)



شکل (۱۷) مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده پیشنهادی  
۴-نتایج شبیه سازی:

شبیه سازی های انجام شده توسط نرم افزار QCA Designer صورت گرفته است و نتایج حاصل از شبیه سازی در جداول (۲) و (۳) آمده است. همانگونه که مشاهده می شود، مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده (FA|S) پیشنهادی این تحقیقات با بهترین نمونه های قبلی مقایسه شده است. جدول (۱) جدول مقایسه گیت برگشت پذیر RQG پیشنهادی با بهترین طراحی قبلی و جدول (۲) نیز، جدول مقایسه مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده (FA|S) پیشنهادی با نمونه های قبلی است. از سوی دیگر از جمله پارامترهای ارزیابی جدید و مهم برای مدارات QCA تابع هزینه (Cost Function) می باشد که در مقاله [۲۵] پیشنهاد شده است. تابع هزینه پارامتری است مرکب، متشکل از معیارهای معین M, I, C و T که سهم

می باشد.

می باشد.



شکل (۱۸) : خروجی شبیه‌ساز گیت برگشت‌پذیر RQG پیشنهادی

شکل (۱۹) خروجی شبیه‌ساز مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده (FA|S) پیشنهادی

جدول (۳) : مقایسه مدار تمام جمع کننده/تمام تفریق کننده (FA|S) پیشنهادی با طراحی‌های قبلی

تابع هزینه (KPL=1)	تابع هزینه (KPL=1)	خروجی‌های زبانه ای	تعداد سلول‌های چرخشی	نوع تقاطع عبوری	تأخير (کلای)	تعداد سلول	مساحت مصرفی (mm²)	مدار
۸۶	۲	۱۰۸		همسطح (براساس ۴۵ سلول)	۲	۳۹۹	۰.۰۵	FA/S [۲۳]
۲۱۵	۱	۰		همسطح (براساس کالکیک)	۱۷۰	۲۲۸	۰.۰۸	FA/S [۲۰]
۹۱	۱	۰		همسطح (براساس کالکیک)	۱۵	۱۴۰	۰.۱۰	FA/S پیشنهادی

همان‌گونه که در جدول (۳) مشاهده می‌شود، مساحت مصرفی طراحی پیشنهادی نسبت به مدارات برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده [۲۳] و [۲۲] به ترتیب حدود ۷۰٪ و ۴۲٪ بهبود یافته است. در مورد مقایسه تأخیر طرح پیشنهادی این تحقیقات نسبت به طراحی‌های قبلی نیز با توجه به عدم استفاده از سلول‌های ۴۵ درجه در طراحی و همچنین طراحی هم‌سطح، نشان‌دهنده

در جدول (۳) نیز مقایسه مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده (FA|S) پیشنهادی با طراحی‌های قبلی به تصویر کشیده شده است. همان‌گونه که مشاهده می‌شود، مدار تمام جمع کننده/تمام تفریق کننده پیشنهادی این تحقیقات نسبت به تمامی طراحی‌های قبلی از لحاظ مساحت، تعداد سلول‌های مصرفی و تأخیر به دلیل طراحی بهینه و پیاده‌سازی سلولی نسبت به بقیه برتری قابل ملاحظه‌ای دارد. همچنین در خصوص پارامتر تابع هزینه نیز طرح پیشنهادی به دلیل از تعداد گیت اکثربت، تعداد گیت معکوس کننده کمتر، تقاطع عبوری کمتر و همچنین تأخیر کمتر نسبت به طراحی‌های مقایسه شده از مزیت بهتری برخوردار می‌باشد. خروجی شبیه‌سازی طراحی و پیاده‌سازی مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده پیشنهادی نیز در شکل (۱۹) به تصویر کشیده شده است. همان‌گونه که مشاهده می‌شود، تأخیر این مدار برابر ۱.۵ (۶ فاز کلای)

موجب کاهش استحکام و پایداری آنها می‌شود. درنتیجه عدم استفاده از این نوع سلول‌ها موجب برتری استحکام و پایداری ساخت مدار پیشنهادی نسبت به طراحی‌های قبلی است.

#### ۵-نتیجه‌گیری:

در بسیاری از طراحی‌های FA/S در فناوری QCA، از روش طراحی لایه‌ای برای طراحی تقاطع‌ها استفاده شده است؛ در حالی که تعدادی از طراحی‌ها نیز وجود دارند که در طراحی از سلول‌های  $45^{\circ}$  استفاده شده است. به طورقطع طراحی تقاطع هم‌سطح با فازهای کلاک غیر مجاور مطلوب‌تر و از هزینه پیاده‌سازی کمتر برخوردار می‌باشد. به همین دلیل ما در طراحی‌های خود از تقاطع هم‌سطح با استفاده از فازهای کلاک غیر مجاور بهره گرفته‌ایم و این در حالی است که طراحی‌های پیشنهادی این تحقیقات از نظر تعداد سلول مصرفی، سطح مدار مصرفی، تأخیر، تعداد گیت‌های به کاربرده شده و Cost Function برتری قابل ملاحظه‌ای نسبت به بهترین طراحی‌های قبلی دارد. از سوی دیگر امروزه به دلیل اهمیت مدارات برگشت‌پذیر در صنعت الکترونیک، کاهش ابعاد و افزایش سرعت عملکرد مدارات از اهمیت ویژه‌ای برخوردار است. لذا طراحی مدارات برگشت‌پذیر با مساحت کمتر، تعداد سلول و تأخیر کمتر در فناوری اتوماتیک سلولی کوانتمی از اهمیت ویژه‌ای برخوردار است.

برتری قابل توجه مدار پیشنهادی است؛ که تأخیر طرح پیشنهادی نسبت به [۲۳] و [۲۲] به ترتیب حدود  $14/29\%$  و  $30\%$  بهبودیافته است. همچنین در خصوص مقایسه تعداد سلول مدار تمام جمع کننده/تمام تفیری کننده پیشنهادی نسبت به طراحی‌های قبلی نیز، طرح پیشنهادی از تعداد سلول کمتری نسبت به [۲۳] و [۲۲] برخوردار می‌باشد؛ که این پارامتر به ترتیب حدود  $64/91\%$  و  $38/60\%$  بهبودیافته است. در مورد پارامتر تابع هزینه نیز، طرح پیشنهادی به دلیل استفاده از تعداد گیت اکثریت کمتر، تعداد گیت معکوس کننده کمتر، تعداد تقاطع عبوری کمتر و همچنین تأخیر کمتر نسبت به بقیه طراحی‌ها از برتری قابل ملاحظه‌ای برخوردار است؛ این برتری به ترتیب نسبت به [۲۳] و [۲۲] حدود  $75/58\%$  و  $33/33\%$  می‌باشد. از سوی دیگر خروجی زباله‌ای یکی از پارامترهای مهم در طراحی گیت‌های برگشت‌پذیر بشمار می‌آید. درواقع به هر خروجی گیت برگشت‌پذیر که به صورت خروجی اصلی یا ورودی طبقه دیگر استفاده نشود، خروجی زباله‌ای گفته می‌شود. همان‌گونه که مشاهده می‌شود در طرح پیشنهادی خروجی زباله‌ای به حداقل رسیده است که این امر موجب برتری طراحی می‌باشد. در مورد تعداد سلول‌های  $45^{\circ}$  درجه مصرفی (سلول‌های چرخشی) استفاده شده در طراحی نیز نسبت به طرح‌های قبلی، همان‌گونه که مشاهده می‌شود در طرح پیشنهادی هیچ‌گونه سلول  $45^{\circ}$  درجه‌ای استفاده نشده است؛ زیرا وجود سلول‌های  $45^{\circ}$  درجه در طراحی‌های مدارات QCA

#### مراجع

- [1] C.-H. Chang, A. S. Molahosseini, A. A. E. Zarandi, and T. F. Tay, "Residue number systems: A new paradigm to datapath optimization for low-power and high-performance digital signal processing applications," *IEEE circuits and systems magazine*, vol. 15, pp. 26-44, 2015.
- [2] J.A. Fortes." Future challenges in VLSI system design. in VLSI ", 2003. Proceedings. IEEE Computer Society Annual Symposium on. 2003. IEEE.

- [3] S.E. Frost, A.F. Rodrigues, et al. "Memory in motion: A study of storage structures in QCA" . in First Workshop on Non-Silicon Computing. 2002.
- [4] M. Vahabi and A. Sabbagh Molahosseini, "A New Coplanar Full Adder/Subtractor in Quantum-Dot Cellular Automata Technology," in Majlesi Journal of Telecommunication Devices, Vol. 7, No. 2, June 2018,pp 53-63.
- [5] P. D. Tougaw and C. S. Lent, "Logical devices implemented using quantum cellular automata" , Journal of Applied physics, vol. 75, no. 3, pp. 1818–1825, 1994.
- [6] H. Cho and E.E. Swartzlander, "Adder designs and analyses for quantum-dot cellular automata" . IEEE Transactions on Nanotechnology, 2007. 6(3): p. 374-383.
- [7] J. Huang, M. Momenzadeh, et al. "Design and characterization of an and-or-inverter (AOI) gate for QCA implementation". in Proceedings of the 14th ACM Great Lakes symposium on VLSI. 2004. ACM.
- [8] S.-H. Shin, J.-C. Jeon, and K.-Y. Yoo, "Wire-crossing technique on quantum-dot cellular automata", in NGCIT2013, the 2nd International Conference on Next Generation Computer and Information Technology, vol. 27, 2013, pp. 52–57.
- [9] C.H. Bennett, "Logical reversibility of computation". IBM journal of Research and Development, 1973. 17(6): p. 525-532.
- [10] W. Wang, K. Walus, et al. "Quantum-dot cellular automata adders. in Nanotechnology", 2003. IEEE-NANO 2003. 2003 Third IEEE Conference on. 2003. IEEE.
- [11] D. Abedi, G. Jaberipur, et al., "Coplanar full adder in quantum-dot cellular automata via clock-zone-based crossover". IEEE Transactions on Nanotechnology, 2015. 14(3): p. 497-504.
- [12] R. Devadoss, K. Paul, et al., "Coplanar QCA crossovers" . Electronics letters, 2009. 45(24): p. 1234-1235.
- [13] M. Kianpour and R. Sabbaghi-Nadooshan, "Optimized Design of Multiplexor by Quantum-dot CellularAutomata" . International Journal of Nanoscience and Nanotechnology, 2013. 9(1): p. 15-24.
- [14] M.R. Beigh, M. Mustafa, et al., "Performance evaluation of efficient XOR structures in quantum-dot cellular automata (QCA)" . 2013.
- [15] E.E. Swartzlander, H. Cho, et al. "Computer arithmetic implemented with QCA: A progress report". in Signals, Systems and Computers (ASILOMAR), 2010 Conference Record of the Forty Fourth Asilomar Conference on. 2010. IEEE.
- [16] S. Modi and A.S. Tomar." Logic gate implementations for quantum dot cellular automata". in Computational Intelligence and Communication Networks (CICN), 2010 International Conference on. 2010. IEEE.
- [17] P.W. Shor. Algorithms for quantum computation: Discrete logarithms and factoring. in Foundations of Computer Science, 1994 Proceedings., 35th Annual Symposium on. 1994. IEEE.
- [18] D. Deutsch and R. Jozsa. Rapid solution of problems by quantum computation. in Proceedings of the Royal Society of London A: Mathematical, Physical and Engineering Sciences. 1992. The Royal Society.
- [19] R. Landauer, Irreversibility and heat generation in the computing process. IBM journal of research and development, 1961. 5(3): p. 183-191.
- [20] M.A. Nielsen and I.L. Chuang, Programmable quantum gate arrays. Physical Review Letters, 1997. 79(2): p. 321.
- [21] C.H. Bennett, Logical reversibility of computation. IBM journal of Research and Development, 1973. 17(6): p. 525-532.
- [22] E. Taherkhani, M.H. Moaiyeri, et al., "Design of an Ultra-Efficient Reversible Full Adder-Subtractor in Quantum-dot Cellular Automata". Optik-International Journal for Light and Electron Optics, 2017.
- [23] M. Kianpour and R. Sabbaghi-Nadooshan, "Novel 8-bit reversible full adder/subtractor using a QCA reversible gate," Journal of Computational Electronics, vol. 16, pp. 459-472, 2017.
- [24] A.M. Chabi, A. Roohi, et al., "Towards ultra-efficient QCA reversible circuits". Microprocessors and Microsystems, 2017. 49: p. 127-138.
- [25] W. Liu, L. Lu, et al., A first step toward cost functions for quantum-dot cellular automata designs. IEEE Transactions on Nanotechnology, 2014. 13(3): p. 476-487.