



A New Method in the Security of Encryption Systems by Unbalanced Gates

Seyyed Hamidreza Mousavi^{1*}, Mehdi Safaeian², Amir Hassan Ahmadi Ghaleh³

1. Assistant Professor, Faculty of Electrical and Computer Engineering, Zanzan Branch, Islamic Azad University, Zanzan, Iran. (*Corresponding Author*) hamidrezaznu@gmail.com
2. Assistant Professor, Faculty of Electrical and Computer Engineering, Hidaj Branch, Islamic Azad University, Zanzan, Iran. mehdi.safaeian@iau.ac.ir
3. MSc. Student, Department of Computer and Electrical Eng., Zanzan Branch, Islamic Azad University, Zanzan, Iran

Abstract

Introduction: Nowadays, sharing information in communication systems and computers demands high levels of security. Side channel attacks are mainly considered as a main challenge in cryptographic systems which they are used as attacking techniques to break encrypted devices such as smart cards. The purpose of this research is introducing a new plan for strengthening on-chip encryption algorithms. The proposed plan is based on using Phase-Locked Loop (PLL) and enhanced XOR gate in Advanced Encryption Standard (AES) algorithm. In this approach, by disturbing the power consumption and time of execution for each different round of the algorithm, the encryption algorithm is protected against Differential Power Attacks (DPA). The proposed method has been implemented in TSMC 65nm technology in Cadence and the results show that the algorithm becomes immune against DPA using this method. As overheads, the silicon area and power consumption increased about 33% and 25%, respectively, whereas, the clock rate has been reduced less than 3%.

Method: In modern digital systems, if the data in the systems carries classified information, data encryption is unavoidable. For example, encryption in smart cards, portable electronic devices, mobile phones and remote control devices use encryption systems to deal with unauthorized intruders [1][2]. One of the requirements of today's electronic systems is high speed, low power consumption and information security. The basis of this method is the combination of the two characteristics of delay and power noise injection into the system using gates.

Results: The comparison of the results in the simulation mode showed that the system has a good resistance against DPA attacks. One of the characteristics that exist to check the ability of retrofitting methods is the amount of hardware overhead and the imposition of additional power in the proposed retrofitting method. To check this issue, the hardware overhead and power consumption of the implemented method are presented in Table (2).

Discussion: With a reasonable number of power diagrams, so that compared to In the previous designs, the number of power diagrams has been almost doubled and the only overhead cost of the system is the increase in the volume of the occupied space by 33% and the power consumption by 20%.

Keywords: Advanced Encryption Standard (AES), Differential Power Analysis (DPA), Power Measurement, Phase Locked Loop (PLL), XOR.

روش جدید در امنیت سیستم‌های رمزنگاری توسط گیت‌های نامتوازن

دوره سوم، تابستان ۱۴۰۱
شماره دوم، صص: ۳۹-۵۰

تاریخ دریافت: ۱۴۰۱/۰۱/۲۱
تاریخ پذیرش: ۱۴۰۱/۰۳/۱۱

سید حمیدرضا موسوی^{۱*}، مهدی صفائی‌ان^۲، امیر حسن احمدی قلعه^۳

۱. استادیار، دانشکده مهندسی برق و کامپیوتر، واحد زنجان، دانشگاه آزاد اسلامی، زنجان، ایران. (نویسنده مسئول)

hamidrezaznu@gmail.com

۲. استادیار، دانشکده مهندسی برق و کامپیوتر، واحد هیدج، دانشگاه آزاد اسلامی، زنجان، ایران. mehdi.safaeian@iau.ac.ir

۳. دانش آموخته کارشناسی ارشد، گروه برق، واحد زنجان، دانشگاه آزاد اسلامی، زنجان، ایران

چکیده: امروزه اشتراک اطلاعات و انتقال ایمن آن بین سیستم‌های مختلف الکترونیکی ضروری شده است. یکی از چالش‌های مهم در این زمینه حملات کانال جانبی می‌باشد که با استفاده از تکنیک‌های موجود سعی در به دست آوردن کلید رمزنگاری دارند. هدف از این پژوهش ارائه طرح جدیدی برای مقاومت‌سازی الگوریتم‌های رمزنگاری می‌باشد. در این طرح با به هم زدن توان مصرفی توسط دو عامل ارتقاء گیت‌های کلیدی و تزریق تصادفی تأخیر در اجرای بخش‌های مختلف از الگوریتم استاندارد رمزنگاری پیشرفته AES، میزان مقاومت این سامانه در مقابل حملات تفاضلی توان DPA افزایش یافته است. برای اصلاح گیت XOR از مدلی استفاده شده است که با وجود توان متغیر در زمان‌های مختلف عملکردی ثابت و منطقی دارد. ترکیب گیت فوق با تأخیرهای تصادفی که توسط PLL در ناحیه گذر ساخته می‌شود، مقاومت سیستم را بیشتر بهبود داده است. طرح فوق در تکنولوژی ۶۵nm پیاده شده و نتایج حاصل از شبیه‌سازی در مقابل حملات تفاضلی توان نتایج قابل قبولی را نشان داده است. این طرح تنها هزینه سربرابر ۳۳ درصد در فضای اشغالی و ۲۵ درصد در توان مصرفی را به دنبال داشته است، و تنها سرعت عملکرد ۳ درصد کم شده است در حالی که مقاومت تقریباً دو برابر شده است.

واژه‌های کلیدی: استاندارد رمزنگاری پیشرفته AES، حملات تفاضلی توان DPA، اندازه‌گیری توان، حلقه فاز قفل شده، گیت XOR

۱. مقدمه

در سیستم‌های نوین دیجیتال اگر داده‌های موجود در سامانه‌ها حامل اطلاعات طبقه‌بندی شده باشد، رمزنگاری داده‌ها اجتناب‌ناپذیر است. برای مثال رمزنگاری در کارت‌های هوشمند، ادوات الکترونیکی قابل حمل، موبایل‌ها و ادوات کنترل از راه دور، برای مقابله با متجاوزین غیرمجاز از سامانه‌های رمزنگاری استفاده می‌کنند [2][1]. یکی از ملزومات سیستم‌های الکترونیکی امروزی سرعت بالا و مصرف توان پایین و امنیت اطلاعات است. برای این منظور محققین بیشتر روی رمزنگاری‌های سخت‌افزاری مطالعات گسترده‌ای انجام داده‌اند. از زمانی که پال کوچر در سال 1999 بحث حملات مبتنی بر توان مصرفی بر روی تراشه‌ها را مطرح کرد [3]، رمزنگاری سخت‌افزاری نیز دچار چالشی اساسی شد، علت این امر در وابستگی مستقیم توان مصرفی تراشه‌ها به مقادیر میانی داده‌های در حال پردازش و کلید رمزنگاری در داخل سیستم بود. تکنیک‌هایی نظیر CPA، DPA و SPA در سال‌های اخیر برای حمله به سیستم‌ها مطرح شده‌اند که با استفاده از ابزار بسیار ارزان قیمتی برای اندازه‌گیری و تحلیل توان مصرفی می‌توانند کلید رمزنگاری را کشف نمایند [7][6][5]. مزیت عمده روش‌های مبتنی بر توان مصرفی در سرعت بالای این روش‌ها نسبت به روش‌های مبتنی بر تحلیل محض ریاضیاتی است.

اطلاعاتی که به واسطه توان مصرفی از تراشه به بیرون نشت می‌کنند مستقیماً به داده‌های در حال پردازش وابسته است، اندازه‌گیری دقیق و به موقع این اطلاعات در پیدا کردن کلید به حمله‌کنندگان برای کشف کلید، بسیار کمک می‌کند. البته در اندازه‌گیری توان لازم است حمله‌کننده توان دینامیکی سیستم را اندازه بگیرد زیرا اطلاعات چندان در توان استاتیکی وجود ندارد. توان دینامیکی به شدت به میزان و تعداد جهش‌های صفر به یک و یک به صفر در خروجی ترانزیستورها وابسته است. این پدیده تحت عنوان فاصله همینگ به عنوان یکی از پایه‌های حملات تفاضلی توان می‌باشد [10]. در روش رمزنگاری AES با این که بیش از ۱۵ سال از ارائه آن می‌گذرد همچنان توسط اکثر سیستم‌های نظامی و غیرنظامی استفاده می‌شود و در مقابل تمام حملات عمومی مقاوم می‌باشد، یکی از دلایل این مقاومت تعداد بالای بیت‌های کلید در این روش است. در نوعی از AES اندازه کلید ۲۵۶ بیت می‌باشد که برای شکست آن به روش سعی و خطا نیاز به برسی ۲^{۲۵۶} حالت می‌باشد که چنین کاری در زمان معقول غیرممکن است. با این وجود این الگوریتم در مقابل حملات مبتنی بر توان مصرفی همچنان آسیب‌پذیر است. به همین منظور تعداد زیادی روش برای مقاوم‌سازی این الگوریتم در مقابل حملات توان ارائه شده است. در همه روش‌ها هدف سامانه مقاوم‌سازی، به هم زدن وابستگی توان مصرفی با مقدار داده‌های در حال پردازش در سیستم است [11]. در روش‌های مقاوم‌سازی پارامترهایی نظیر تعداد نمونه لازم برای شکست، فضای اشغالی، توان مصرفی و کاهش سرعت عملکرد سیستم به عنوان هزینه سربار در نظر گرفته شده و معیار مقایسه قرار می‌گیرد.

از سال ۱۹۹۹ که طرح حملات تفاضلی مطرح شد بلافاصله روش‌های متعددی برای حل این معضل توسط محققین مطرح شد که هر کدام دارای مزایا و معایب خاص خود بودند. از جمله طرح‌های مطرح شده طرح (SABL) [13][12] مبتنی بر سیستم اندازه‌گیری توان دینامیکی، روش تفاضلی کردن توان دینامیکی [14] (DDL) روش‌های مبتنی بر تفاضل ساده و پی‌شرفته [15] (WDDL) مبتنی بر تکنیک شارژ و دشارژ خازن است. در این بین بعضی از روش‌ها به دنبال ثابت نگه داشتن توان و جریان مصرفی بودند که این طرح‌ها نیز به خاطر سربار هزینه بالا کمتر مورد استقبال قرار گرفتند، که برای مثال می‌توان به طرح‌های مبتنی بر مدارهای دوگان اشاره کرد [15]. تعدادی از روش‌ها نیز مبتنی بر اضافه کردن نویز به مدار اصلی می‌باشد که این طرح‌ها نیز دو مشکل اساسی دارند. اولین عیب این روش مصرف توان بالا و دومین مشکل این روش کارایی پایین این روش‌ها در اندازه‌گیری‌های متعدد است، زیرا در روش DPA چنانچه تعداد نمونه‌ها زیاد باشد میزان نویز تزریقی قابل حذف است [18][17]. مدارهای مبتنی بر رینگ اسیلاتورها در این حوزه برای تولید نویز مطرح شده‌اند [20]. از بین روش‌های مختلف روش جایجایی توان مصرفی یکی از روش‌های کارا و در عین حال کم هزینه برای مقاوم‌سازی می‌باشد که در این مورد روش‌های تزریق تصادفی زمان و طرح PLL در ناحیه گذرا مؤثر واقع شده‌اند [27][19].

با وجود طرح‌های مختلف برای مقاوم‌سازی به نظر می‌رسد در زمینه مقاوم‌سازی کمتر به بحث به هم ریختن رابطه توان مصرفی با داده‌های در حال پردازش توسط تزریق تصادفی تأخیر و تزریق نویز مصرفی پرداخته شده است. به ویژه در روش رمزنگاری AES به خاطر نیاز به سرعت و دقت بالا روش فوق بیشتر می‌تواند مؤثر باشد. برای تزریق تأخیر تصادفی استفاده از روش PLL در ناحیه گذار می‌تواند تا حدود زیادی امنیت سیستم را بالا ببرد، این بهبود امنیت در صورت استفاده از طرح PSPLL کیفیت مطلوب خود را ثابت کرده است [۲۷]. همچنین با وجود ارائه روش‌های مقاوم سازی قبلی در سیستم‌های رمزنگاری مبتنی بر سخت‌افزار گیت XOR همواره یکی از نقاط آسیب‌پذیر سامانه‌ها می‌باشد. علت این امر در کاربرد این گیت در لحظه ورود کلید به سامانه‌های رمزنگاری است. اگرچه برای بهبود گیت XOR روش‌های متعددی پیشنهاد شده است ولی کمتر به صورت کامل مقاوم‌سازی مطلوب حاصل شده است. از جمله روش‌هایی که تاکنون در زمینه ارتقاء این گیت ارائه شده است می‌توان به مدارات شکل شماره ۱ و ۲ اشاره کرد. در مدار شکل ۱ گیت XOR توسط ساختار SABL با دو فاز ساخته شده است، که این فازها توسط کلاک از هم تمییز داده می‌شوند. روش دوم که در شکل ۲ آمده است، برای بهبود امنیت گیت از دو منبع ولتاژ متفاوت استفاده کرده است که این امر نیز در مدارات دیجیتال با یک منبع تغذیه امکان‌پذیر نیست.



$$P_D = C_L(V_{PP})^2 P_{0 \rightarrow 1} f \quad (1)$$

در معادله فوق PD توان مصرفی دینامیکی، CL مقدار خازن خروجی، f فرکانس کاری و $P(0 \rightarrow 1)$ احتمال تغییر مقدار خروجی از 0 به 1 است. مهمترین ابزار مورد نیاز روش حمله DPA، ادوات مربوط به اندازه‌گیری توان می‌باشد، که در این ادوات دقت اندازه‌گیری و سرعت آن بسیار حائز اهمیت است [27]. در روش DPA حمله‌گر نیازی به دانستن جزئیات زیاد از نحوه پیاده‌سازی سامانه ندارد و فقط داشتن تعدادی نمونه تصادفی توان و متن داده خروجی متناسب با توان مصرفی کافی است [3]. این ویژگی مهمترین مزیت روش DPA در به‌دست‌آوردن کلید رمزنگاری نسبت به سایر روش‌های موجود می‌باشد.


۲.۲. رمزنگاری استاندارد پیشرفته

الگوریتم AES یکی از ایمن‌ترین الگوریتم‌های رمزنگاری متقارن است، طبق فلوجارت کلی این الگوریتم در شکل شماره ۳، برای هر دو حالت رمزنگاری و رمزگشایی در این الگوریتم چهار بخش اصلی که هر کدام به‌مثابه یک تابع تبدیل عمل می‌کند، وجود دارد. برای همه سائیزهای ممکن برای کلید، چهار تبدیل اصلی (SubByte, ShiftRows, MixColumns, AddRoundKey) حتماً به داده‌ها اعمال می‌شود و تفاوت اصلی در تعداد دفعات اعمال این چهار تابع تبدیل است.

هر چهار بخش مورد اشاره پشت‌سرهم و به‌ترتیب به داده ورودی اعمال می‌شوند. در ادامه هر یک از این تبدیل‌ها و نحوه ساخت آن توضیح داده شده‌اند.



شکل ۱: گیت XOR با ساختار SABL با دو فاز



شکل ۲: گیت XOR با دو منبع ولتاژ

در این مقاله دو روش مقاوم سازی مبتنی بر تزریق تصادفی تأخیر در مراحل مختلف الگوریتم AES و ارتقاء گیت XOR با تئوری RPFL تلفیق شده است. این طرح دو روش ماسک‌گذاری و پنهان‌نگاری را به‌صورت توأم انجام داده است. در نهایت وابستگی بین توان مصرفی و داده‌های میانی نسبت به کارهای قبلی ارتقاء یافته است. نقطه قوت این مقاله ارتقاء امنیت گیت XNOR و پنهان کردن زمان عملکرد آن از دید ناظر بیرونی می‌باشد. نتایج حاصل از شبیه‌سازی‌ها در تکنولوژی 65nm افزایش امنیت و هزینه حمله‌گر تا نزدیک به دو برابر را نشان می‌دهد. مقایسه این نتایج با کارهای قبلی بهبود فوق را تأیید کرده است. ادامه مقاله به صورت زیر سازماندهی شده است: در بخش دو ساختار سیستم رمزنگاری و روش حمله توان برای سامانه AES ارائه شده است. روش ساخت PLL و گیت ارتقاء یافته در بخش سه و چهار ارائه شده و نتایج نهایی در بخش ۵ گزارش شده است.

۲. ساختار سیستم رمزنگاری و مقاوم‌سازی

۲.۱. آنالیز رمزنگاری و حملات کانال جانبی

در دو دهه اخیر محققین با بررسی توان مصرفی تراشه رمزنگاری توانسته‌اند بسیار سریعتر از روش‌های تحلیلی ریاضی و تئوری به کلید رمزنگاری دسترسی یابند. برای آنالیز توان باید ابتدا توان مصرفی تراشه اندازه‌گیری شود. اساس این حمله مبتنی بر میزان توان مصرفی طبق معادله شماره ۱ می‌باشد.

شکل ۳: بلوک دیاگرام کلی رمزنگاری و رمزگشایی در AES [۱۹]

۲.۱.۲. تابع تبدیل SubByte

این واحد اولین بخش از الگوریتم AES است که با عملکرد غیرخطی خود هر بیت از داده ورودی را به ۸ بیت جدید نسبت داده و مشابه یک جدول جایگشت عمل می‌کند، و همین تغییر دادن به اندازه زیادی عملکرد الگوریتم را غیرخطی و پیچیده می‌کند، لازم به ذکر است که همین پیچیدگی به اندازه زیادی مصرف توان در این الگوریتم را نیز افزایش داده است. در سایر بخش‌ها (روندها)، اساس کار خطی می‌باشد. یکی از تکنیک‌های حمله‌کنندگان توان برای حملات موفق، جدا کردن توان‌های مصرفی در بازه‌های مختلف زمانی می‌باشد که مختص بخش خاصی از عملکرد الگوریتم باشد. چنانچه کلاک عملکرد سیستم همیشه ثابت باشد به سادگی می‌توان بخش SubByte را از سایر بخش‌ها جدا کرده و توان مصرفی در این بخش را مستقلاً تحلیل نمود. روش پیاده‌سازی این بخش چنانچه پیچیده‌تر شود به شدت روی سرعت رمزنگاری و رمزگشایی تأثیر گذاشته و سرعت آن را کم می‌کند، لذا نمی‌توان هر طرحی را پیاده کرد.

۲.۲.۲. تابع تبدیل ShiftRows

در این بخش هر کدام از سطرهای جدول داده به سمت چپ شیفت داده می‌شوند، ولی مقدار داده‌ها تغییر نکرده و فقط محل قرارگیری آن‌ها تغییر می‌یابد. چنانچه در این بخش از مدارات ترتیبی استفاده شود، دوباره حمله‌گر می‌تواند از وابستگی توان مصرفی به این تغییرات استفاده کند. روش مرسوم پیاده‌سازی این بخش مبتنی بر آرایش مسیریها می‌باشد به طوری که بدون استفاده از هیچ‌گونه گیت منطقی و فقط با استفاده از مسیرهای مبتنی بر سیم (wire) مناسب از محل بیت ورودی به محل بیت خروجی داده‌ها انتقال داده می‌شوند. مزیت این روش کاهش فضای مصرفی در تراشه است، ولی در طرح پیشنهادی این مقاله با قبول هزینه سربار، این بخش با استفاده از مدارات ترتیبی ساخته شده است. وجود مدارات ترتیبی به سامانه مقاوم کننده اجازه جابجایی مکان توان مصرفی را می‌دهد.

۲.۲.۳. تابع تبدیل Mix Columns

در مرحله Mix Columns، چهار بیت از هر ستون جدول state با استفاده از تبدیل خطی معکوس ترکیب می‌شوند. این تابع چهار بیت را به عنوان ورودی در نظر می‌گیرد و چهار بیت را به خروجی تحویل می‌دهد، که با استفاده از ضرب در حوزه گالیوس هر بیت ورودی بر هر چهار بیت خروجی تأثیر می‌گذارد. این بخش نیز اگرچه خطی است ولی تأثیر به‌سزایی در مصرف توان و شکل ظاهری آن دارد. با اضافه شدن این بخش به مرحله ShiftRows آشفتگی زیادی در رمزنگاری فراهم می‌شود این مرحله را نیز با دو روش ترکیبی و ترتیبی می‌توان ساخت که به خاطر ایجاد تأخیرهای تصادفی در زمان اجرا روش ترتیبی استفاده شده است.

۲.۲.۴. مرحله AddRoundKey

آخرین بخش از مراحل چهارگانه AES بخش AddRoundKey می‌باشد که با اضافه کردن زیرکلیدی از کلید اصلی از دو جهت حائز اهمیت است. اولاً این بخش لحظه ورود کلید به پروسه رمزنگاری می‌باشد، از طرفی عملیات انجام شده بسیار ساده بوده و فقط ترکیب داده با کلید توسط یک گیت XOR انجام می‌شود. لذا معلوم نبودن زمان شروع این بخش میزان مقاومت‌سازی را تا حد بسیار زیادی بالا می‌برد. ذکر این نکته لازم است که مکان عملکرد این بخش را به صورت کامل نمی‌توان پنهان کرد زیرا اگر حمله‌گر عرض پنجره نمونه‌گی را خیلی بزرگ نماید می‌تواند به زمان اجرای این بخش پی‌برد لذا علاوه بر پنهان کردن زمان اجرای XOR میزان توان مصرفی آن نیز باید تغییر کند.

مدل فوق در مدارات فرکانس بالای دیجیتال در کاربردهای مخابراتی نیز بسیار پرکاربرد است، زیرا در آنجا نیاز ما سنکرون شدن با ورودی است [۳۰]. در مدار شکل ۶ فرکانس پالس ورودی بعد از تقسیم شدن به N به عنوان فرکانس مرجع استفاده می‌شود و رابطه بین ورودی و فرکانس اسیلاتور برابر با رابطه (۲) است.

$$\frac{OSC}{k * M} = \frac{Inpout}{N} = comparison\ frequency \quad (2)$$

با این روش می‌توان فرکانس مرجع را کمی بزرگتر از فرکانس OSC در نظر گرفت. لذا $+OSC$ باید به صورت رابطه (۳) انتخاب شود.

$$\frac{1}{comparison\ frequency} = \frac{k * M}{osc + OSC} = 0.5 * (1/OSC) \quad (3)$$

در این مدار به سادگی با تغییر مقدار K و M می‌توان فرکانس خروجی را تغییر داد. این تغییرات به صورت آبی نمی‌تواند فرکانس خروجی را تغییر دهد، و خروجی بسته به فرکانس فعلی و مقدار تغییر K و M تأخیر کرده و سپس به ناحیه پایدار می‌رسد. در PLL چنانچه گین حلقه باز بزرگ باشد، سیستم سریع‌تر به پایداری می‌رسد که این امر فقط در حالت آنالوگ امکان پذیر است. این روش ساخت PLL در FPGA ها دارای دامنه قفل شدن طبق رابطه (۴) است.


$$Lock\ Range = \pm (osc + OSC) / input \quad (4)$$

در طرح این مقاله فرکانس ورودی به داده‌های در حال رمزنگاری وابسته شده است، به این صورت که مقدار N با توجه به یکی از بیت‌های ورودی به صورت تصادفی انتخاب می‌شود. در نتیجه نویز شدیدی از جهت مصرف به سیستم در ناحیه گذرا تزریق می‌شود و با تغییر مداوم داده‌های در حال رمزنگاری میزان نویز نیز متفاوت می‌شود، حال از فرکانس خروجی به عنوان فرکانس کاری سیستم استفاده می‌شود، این امر نیز میزان تأخیرهای محاسباتی را تصادفی کرده است. در نهایت این طرح به صورت سخت‌افزاری سیستم را در مقابل حملات DPA ایمن کرده است.


در طرح فوق توسط PLL دیجیتال دو عامل ایجاد تأخیر و تزریق نویز توان را توأم انجام می‌شود. ایجاد تأخیر در زمان نشست کلاک‌ها، اگر محل کلاک کاری تراشه را به اندازه Δ جابجا کند (تأخیر دهد) میزان توان مصرفی ناشی از آن کلاک در گیت یا بلوک مورد نظر نیز به اندازه Δ جابجا خواهد شد. حال اگر این تغییرات تصادفی باشد، میزان آشفتگی در توان مصرفی بیشتر می‌شود. شکل ۷ این تغییر را نشان می‌دهد، با این جابجایی حمله‌گر به تعداد بیشتری نمونه برای حمله موفق نیاز دارد. برای انجام این پروسه پالس ساده به پالس PWM طبق شکل ۸ تغییر یافته است. روش فوق تحت عنوان، تأخیر تصادفی RDI [۳۱][۲۷] برای جابجا کردن محل اجرای عملکردهای

۳. استفاده از PLL در به هم ریختن توان AES

در طرح پیاده شده برای مقاوم سازی الگوریتم رمزنگاری AES مدار مقاوم شده مشابه شکل ۳ پیاده شده است. همان طور که در این شکل دیده می‌شود از PLL به عنوان منبع پالس سیستم استفاده گردیده است خروجی PLL در ناحیه گذرا طبق شکل ۴ به تک تک بخش‌های اصلی از هر مرحله (روند) متصل شده است.




شکل ۴: بلوک دیاگرام سیستم کلی




شکل ۵: بلوک دیاگرام سیستم کلی ایمن شده با PLL

با بررسی مدارهای متنوع تولید PLL طرحی که در تحقیق برگزیده شد به صورت شکل ۶ می‌باشد. در این طرح که مبتنی بر PSPLL می‌باشد میزان تغییرات در ناحیه گذرا کاملاً غیرخطی است و برعکس PLL های معمولی با گذر زمان فاصله از فرکانس مرجع کم نمی‌شود و به صورت غیرخطی به فرکانس مرجع می‌رسد.




شکل ۶: بلوک دیاگرام سیستم PSPLL




شکل ۹: نمای کلی مدار CMOS

برای عملکرد صحیح مدار باید ساختار ترانزیستورهای PUN به صورت دوگان PDN باشند. برای مثال ساختار استاندارد گیت XNOR به صورت ۹ است. با توجه به ساختار استاندارد ابعاد ترانزیستورها و نسبت W/L در آن‌ها تعیین می‌شوند. ساختار دیگری که برای گیت XOR پیشنهاد داده‌ایم شکل 10 می‌باشد که این ساختار را وارون و ساختار استاندارد را ساختار مستقیم می‌نامیم.



شکل ۱۰: گیت XNOR در توپولوژی مستقیم




شکل ۱۱: گیت XNOR در توپولوژی وارون

تابع بولین هر دو مدار گیت XNOR را تشریح می‌کند، که این روابط برای هر دو ساختار مستقیم و وارون به ترتیب به صورت معادلات ۵ و ۶ است.

$$OUT = \overline{AB} + \overline{A\bar{B}} \quad (5)$$

$$OUT = \overline{(A+B).(\bar{A}+\bar{B})} = \overline{AB} + \overline{A\bar{B}} \quad (6)$$

رمزنگاری است. با ترکیب مدار Digital PLL با مدار رمزنگاری کننده، علاوه بر به هم خوردن میزان مصرف توان، میزان تأخیرها نیز تغییر می‌کند جایجا شده است. در این حالت زمان آماده شدن داده خروجی کاملاً متفاوت از حالت بدون محافظت می‌باشد. این امر کار حمله‌گر برای پیدا کردن محل دقیق عملکردها را سخت‌تر می‌کند [۴۳]. در طرح فوق یک بایت از ورودی به صورت تصادفی انتخاب شده و به عنوان ضریب به PLL اعمال می‌شود. لذا در PLL طراحی شده دو عامل تصادفی بودن انتخاب ضریب با توجه به مقدار ورودی و عملکرد ناهمزمانی در خروجی PLL در ناحیه گذرا، که به مراحل مختلف الگوریتم اعمال می‌شود، به شدت میزان وابستگی توان مصرفی به داده‌های در حال رمزنگاری را کم می‌کند.




شکل ۷: جابجایی توان به اندازه Δ در ساختار RDI [19]



شکل ۸: پالس خروجی PLL در ناحیه گذرا


۴. استفاده از گیت ارتقاء یافته

در دنیای CMOS یکی از روش‌های ساخت مدارات به صورت شکل ۹ است. در این ساختار که از دو قسمت PUN و PDN تشکیل شده است، گیت ج در قسمت بالایی مدار و ترانزیستورهای nmos در قسمت پایینی مدار قرار می‌گیرند.




شکل ۱۴: حالت گیت XNOR با مقادیر مختلف A, R

با توجه به برابری دو معادله و طراحی ابعاد ترانزیستور بر پایه مدل استاندارد (مستقیم) اگر از مدل مستقیم به مدل وارن تغییر حالت دهیم به شدت مقدار مقاومت‌ها تغییر می‌کنند به طوری که مقاومت ناشی از بخش PDN که حاصل سری شدن دو مقاومت موازی بودند به حاصل موازی شدن دو مقاومت سری تغییر حالت می‌دهد. مدار شکل ۱۲ برای تغییر حالت بین دو مد مستقیم و وارون پیشنهاد شده است. در این ساختار با قرار گرفتن دو ترانزیستور به عنوان کلید در بخش بالایی و پایینی، مدار اصلاح شده است. با تغییر حالت ترانزیستور اضافه شده هر دو قسمت مدار تغییر حالت می‌دهند و ساختار ترانزیستورهای اصلی از سری به موازی و از موازی به سری تبدیل می‌شوند. حال اگر کنترل ترانزیستور به صورت تصادفی باشد تغییر حالات نیز به صورت تصادفی می‌شود. برای بررسی بیشتر عملکرد صحیح مدار فوق، لیویت این طرح در تکنولوژی 65nm پیاده شده است. هزینه سربار ۲۵ در صدی برای فضای اشغالی در شکل ۱۳ مشهود است ولی این هزینه در مقابل بهبود مقاومت کل مدار در مقایسه با سایر روش‌ها قابل صرف نظر است.



شکل ۱۲: گیت XNOR در توپولوژی وارون و مستقیم با قابلیت انتخاب



شکل ۱۳: گیت XNOR در توپولوژی وارون و مستقیم با قابلیت انتخاب

با توجه به مقدار R برای ترانزیستور اضافه شده و مقدار ورودی A می‌توان ۴ حالت مختلف برای توپولوژی فوق را در شکل ۱۳ مشاهده کرد، در این اشکال ترانزیستورهای کم رنگ با توجه به مقدار R, A در عملکرد مدار شرکت نکرده و با کمی تقریب توان چندانی مصرف نمی‌کنند. میزان توان مصرفی دینامیک با توجه به تغییر ورودی B از یک به صفر و صفر به یک در شکل ۱۴ آمده است.

جدول ۱: مقدار مقاومت کل در گیت XNOR با مقادیر مختلف R, A

	New mode	AOI	OAI
State1 R=0 A=0	$2R_{non}+2R_{ntr}$	$3R_{non}+2R_{ntr}$	$3R_{on}+2R_{ntr}$
State2 R=0 A=1	$2R_{non}+2R_{ntr}$	$3R_{non}+2R_{ntr}$	$3R_{non}+2R_{ntr}$
state3 R=1 A=0	$2.5R_{non}+2R_{ntr}$	$3R_{non}+2R_{ntr}$	$3R_{non}+2R_{ntr}$
State4 R=1 A=1	$2.5R_{non}+2R_{ntr}$	$3R_{non}+2R_{ntr}$	$3R_{non}+2R_{ntr}$


این اختلاف در مقدار مقاومت کل منشأ اصلی اختلاف توان مصرفی در چهار حالت فوق است.

۵. نتایج حاصل از ترکیب PSPLL با گیت ارتقاء یافته

برای مقاوم سازی نهایی دو عامل PLL و گیت XNOR ارتقاء یافته ترکیب شده است. علت استفاده از PLL به هم زدن و پنهان کردن زمان اجرای بخش‌های مختلف است. اگر این عامل به تنهایی استفاده شود با بزرگ کردن پنجره نمونه برداری تا حدودی قابل شکست است، البته هزینه‌های بزرگ کردن پنجره نمونه برداری کاملاً رابطه مستقیم با میزان به هم ریخته شدن فاصله‌های زمانی دارد. طرح گیت ارتقاء یافته نیز با به هم زدن توان مصرفی سعی در کم کردن رابطه توان مصرفی با داده‌های در حال پردازش را دارد، به خصوص مقاوم کردن گیت XOR خود گام مثبتی برای بهبود عملکرد کل سیستم است زیرا این گیت دروازه ورود کلید به پرو سه رمزنگاری است. با ترکیب این دو توپولوژی طبق شکل ۳ مقاومت کل در مقابل حملات تفاضلی توان با ۶۰۰۰۰ نمونه مقاوم مانده است.


۱.۵. نتایج شبیه سازی

برای شبیه سازی توان مصرفی دینامیکی و حملات DPA از ابزار cadence در تکنولوژی 65nm استفاده شده است. ابتدا طرح بدون مقاوم سازی مورد آنالیز قرار گرفت. شکل 16a میزان توان مصرفی یک سامانه گیرایم را نشان می‌دهد تعداد نمونه‌ها ۲۰۰ عدد برای هر نمودار توان است. با اجرای چندین باره الگوریتم به تعداد ۲۰۰۰۰ عدد نمونه توان ذخیره می‌کنیم با اجرای حمله DPA بر روی این ۲۰۰۰۰ نمونه آسیب پذیری سیستم طبق شکل 16b مشخص می‌شود. زیر کلید رمزنگاری در این آزمایش عدد ۱۰۵ است.



R=1,A=0

R=1,A=1




R=0,A=0

R=0,A=1

شکل ۱۵: مقادیر مصرف جریان برای حالات گیت XNOR با مقادیر مختلف R, A با تغییر B

یکی از دلایل اختلاف بین توان‌ها مصرفی در اختلاف بین مقاومت‌های موجود در ساختار مختلف ایجاد شده است. برای ساختارهای شکل ۱۳ میزان مقاومت از VCC تا GND مطابق جدول شماره ۲ است.



(b): نمودار خروجی DPA برای ۸ بیت اول کلید با ۶۰۰۰۰ نمونه


شکل ۱۷: توان مصرفی و خروجی DPA برای سیستم با مقاوم سازی

۵. ۲. مقایسه با کارهای قبلی


یکی از معیارهایی که برای بررسی توانمندی روش‌های مقاوم سازی وجود دارد میزان سربار سخت‌افزاری و تحمیل توان اضافی در روش مقاوم سازی پیشنهادی می‌باشد. برای بررسی این موضوع سربار سخت‌افزاری و توان مصرفی روش پیاده‌سازی شده در جدول ۲ ارائه گردیده است.

۶. نتیجه‌گیری

در این مقاله روش جدیدی مبتنی بر پنهان کاری و ماسک‌گذاری برای مقابله با حملات DPA در الگوریتم AES ارائه شد. اساس این روش ترکیب دو ویژگی تغییر در تأخیرها و تزریق نویز توان به سیستم با استفاده گیت ارتقاء یافته است، مقایسه نتایج در حالت شبیه‌سازی نشان داد که سیستم در مقابل حملات DPA با تعداد معقولی از نمودار توان، مقاومت خوبی دارد به طوری که نسبت به طرح‌های قبلی تعداد نمودارهای توان تقریباً دو برابر شده و تنها هزینه سربار سیستم به اندازه افزایش حجم فضای اشغالی به اندازه ۳۳٪ و توان مصرفی ۲۰٪ است.




(a): نمودار توان مصرفی در یک دوره رمزنگاری



(b): نمودار خروجی DPA برای ۸ بیت اول کلید با ۲۰۰۰۰ نمونه

شکل ۱۶: توان مصرفی و خروجی DPA برای سیستم بدون مقاوم سازی

حال سامانه را توسط دو عامل PLL و گیت ارتقاء یافته به صورت توأم مقاوم می‌کنیم. شکل ۱۷a میزان توان مصرفی در این حالت و شکل ۱۷b نمودار خروجی حمله DPA را نشان می‌دهد. همان‌طور که در شکل دیده می‌شود سامانه در مقابل حمله توان با تعداد 60000 عدد نمودار هنوز مقاوم است.



(a): نمودار توان مصرفی در یک دوره رمزنگاری

جدول ۲: مقایسه و هزینه سرپار شده به سیستم با روش‌های قبلی

new method	65nm	PSPLL+RPF L	protected		0.31 mm ² 33%	60000 - 95%	20 mW / 20%
			Un protected	0.24 mm ²			
[25]	65nm	RPFL	protected	0.25 mm ² 1%	40000 - 25%	18 mW / 1%	
[27]	65nm	Pulse Steal PLL	Un protected	0.24 mm ²	32000	17 mW	
[30]	65nm	CP-PLL	protected	0.24 mm ² 3.5%	35000 - 10%	19.7 mW / 15%	
[29]	180nm	WDDL	Un protected	0.24 mm ²	32000	17 mW	
[20]	90nm	Digital Ring Oscillator	protected	0.10 mm ² 6%	-	15.0 mW / 3.5%	
[28]	130nm	Switched Capacitor	Un protected	0.79 mm ²	-	14.5 mW	
compare	Technology	method	design	Area/ Overhead	Power sample need /Improve	Power / Overhead	
							protected
			Un protected	0.35 mm ²	-	54 mW	
						7.10 mW / 18.5%	
						5.99 mW	
						44.3 mW / 33%	
						33.3 mW	

[6] T. Popp, E. Oswald, and S. Mangard, "Power Analysis Attacks and Countermeasures," *Des. Test Comput. IEEE*, vol. 24, no. 6, pp. 535–543, 2007.

[7] U. Rührmair et al., "Efficient Power and Timing Side Channels for Physical Unclonable Functions." pp. 476–492, 2014.

[8] R. Bevan, E. Knudsen, and B. Bp, "Ways to Enhance Differential Power Analysis," *Icisc 2002*, vol. 1, pp. 327–342, 2002.

[9] S. Mangard, "A Simple Power-Analysis (SPA) Attack on Implementations of the AES Key Expansion," *Society*, vol. 2587, pp. 343–358, 2002.

[10] X. Cui, R. Li, W. Wei, J. Gu, and X. Cui, "A Hardware implementation of des with combined countermeasure against DPA," in *Proceedings of International Conference on ASIC*, 2013.

[11] M. Masoumi, P. Habibi, A. Dehghan, M. Jadidi, and L. Yousefi, "Efficient implementation of power analysis attack resistant advanced encryption standard algorithm on side-

References

[1] P. Bilski and W. Winiacki, "Multi-core implementation of the symmetric cryptography algorithms in the measurement system," *Meas. J. Int. Meas. Confed.*, vol. 43, no. 8, pp. 1049–1060, 2010.

[2] I. Hammad, K. El-Sankary, and E. El-Masry, "High-speed AES encryptor with efficient merging techniques," *IEEE Embed. Syst. Lett.*, vol. 2, no. 3, pp. 67–71, 2010.

[3] P. C. Kocher et al., "Differential Power Analysis," *Journal of Cryptographic Engineering*. pp. 1–10, 1999.

[4] J. W. Lee, S. C. Chung, H. C. Chang, and C. Y. Lee, "Efficient power-analysis-resistant dual-field elliptic curve cryptographic processor using heterogeneous dual-processing-element architecture," *IEEE Trans. Very Large Scale Integr. Syst.*, vol. 22, no. 1, pp. 49–61, 2014.

[5] Randolph M, Diehl W. Power side-channel attack analysis: A review of 20 years of study for the layman. *Cryptography*. 2020 Jun;4(2):15.

- channel attack standard evaluation board,” *Int. J. Internet Technol. Secur. Trans.*, vol. 6, no. 3, p. 203, 2016.
- [12] I. Verbauwhede and K. Tiri, “A Dynamic and Differential CMOS Logic with Signal-Independent Power Consumption to Withstand Differential Power Analysis,” 2008.
- [13] Z. Y. and Z. X. WANG Pengjun, “Design of Two-phase SABL Flip-flop for Resistant DPA Attacks,” *Chinese J. Electron.*, vol. 22, no. 4, pp. 833–837, 2013.
- [14] K. Tiri and I. Verbauwhede, “A logic level design methodology for a secure DPA resistant ASIC or FPGA implementation,” *Proc. - Des. Autom. Test Eur. Conf. Exhib.*, vol. 1, pp. 246–251, 2004.
- [15] K. Tiri, D. Hwang, A. Hodjat, and B.-C. Lai, “Prototype IC with WDDL and differential routing–DPA resistance assessment,” *Cryptogr. Hardw. Embed. Syst. – CHES 2005*, vol. 3659/2005, pp. 354–365, 2005.
- [16] T. Popp and S. Mangard, “Masked Dual-Rail Pre-charge Logic: DPA-Resistance Without Routing Constraints,” pp. 172–186, 2005.
- [17] Sim BY, Kwon J, Choi KY, Cho J, Park A, Han DG. Novel side-channel attacks on quasi-cyclic code-based cryptography. *IACR Transactions on Cryptographic Hardware and Embedded Systems*. 2019 Aug 9:180-212.
- [18] J. J. A. Fournier, S. Moore, H. Li, R. Mullins, and G. Taylor, “Security Evaluation of Asynchronous Circuits,” *Cryptogr. Hardw. Embed. Syst. - CHES 2003*, 2003.
- [19] Y. Lu, M. P. O’Neill, and J. V. McCanny, “FPGA implementation and analysis of random delay insertion countermeasure against DPA,” *Proc. 2008 Int. Conf. Field-Programmable Technol. ICFPT 2008*, pp. 201–208, 2008.
- [20] C. Y. Liu, P.C., Chang, H.C. and Lee, “A low overhead DPA countermeasure circuit based on ring oscillators,” *IEEE Trans. Circuits Syst. II*, vol. 57, no. 7, pp. 546–550, 2010.
- [21] S. M. Trimberger, *Field-Programmable Gate Array Technology*. 2012.
- [22] J. S. and W. Y. TANG Wenyi, “Dual-Voltage Single-Rail Dynamic DPA-Resistant Logic Based on Charge Sharing Mechanism,” *Chinese J. Electron.*, vol. 26, no. 5, pp. 899–905, 2017.
- [23] Lou X, Zhang T, Jiang J, Zhang Y. A survey of microarchitectural side-channel vulnerabilities, attacks, and defenses in cryptography. *ACM Computing Surveys (CSUR)*. 2021 Jul 13;54(6):1-37.
- [24] U.-Meyer-Bäse, “Coherent Demodulation with {FPGA}s,” *Lect. Notes Comput. Sci.*, vol. 1142, pp. 166–175, 1996.
- [25] V. Rashtchi and H. Mousavi, “Countermeasure cryptography algorithm by PLL to FPGA,” *tjee*, vol. 3, no. 2, 2017.
- [26] Kumar R, Liu X, Suresh V, Krishnamurthy HK, Satpathy S, Anders MA, Kaul H, Ravichandran K, De V, Mathew SK. A time/frequency-domain side-channel attack resistant AES-128 and RSA-4K crypto-processor in 14-nm CMOS. *IEEE Journal of Solid-State Circuits*. 2021 Jan 28;56(4):1141-51.
- [27] V. Rashtchi and H. Mousavi, “Strengthening AES Encryption Algorithms with an Improved Logic Topology,” *Majlesi J. Electr. Eng.*, vol. 6, no. 3, 2018.
- [28] C. Tokunaga and D. Blaauw, “Secure AES engine with a local switched-capacitor current equalizer,” *Dig. Tech. Pap. - IEEE Int. Solid-State Circuits Conf.*, 2009.
- [29] H. Wang, “AES-based security coprocessor IC in 0.18 μm CMOS with resistance to differential power analysis side channel attack,” *Ieee Jssc*, vol. 41, no. 4, pp. 781–791, 2006.
- [30] A. Attaran and M. Mirhassani, “An embedded low-overhead PLL-based countermeasure against DPA side channel attack,” *ISSCS 2015 - Int. Symp. Signals, Circuits Syst.*, 2015.