https://doi.org/10.30495/jce.2023.1973764.1197

#### Vol. 13/ No. 50/Winter 2024

**Research Article** 

# Evaluation of Temperature, Disturbance and Noise Effect in Full Adders Based on GDI Method

Hashem Arfavi, MsC <sup>1</sup> <sup>(D)</sup> | Seyed Mohammadali Riazi, Assistant Professor<sup>2\*</sup> <sup>(D)</sup> | Roozbeh Hamzehyan, Assistant Professor<sup>3</sup> <sup>(D)</sup>

<sup>1</sup> Department of Electrical Engineering, Bushehr Branch, Islamic Azad University, Bushehr, Iran Mycity.abadan@yahoo.com

<sup>2</sup> Department of Electrical Engineering, Bushehr Branch, Islamic Azad University, Bushehr, Iran Riyazy@gmail.com

<sup>3</sup>Department of Electrical Engineering, Bushehr Branch, Islamic Azad University, Bushehr, Iran R.Hamzehyan@srbiau.ac.ir

**Correspondence** Seyyed Mohammad Ali Riyazy, Assistant Professor of Electrical Engineering, Bushehr Branch, Islamic Azad University, Bushehr, Iran Riyazy@gmail.com

Received: 2 April 2023 Revised: 1 May 2023 Accepted: 1 June 2023

#### Abstract

In this paper, we limit our attention to full adders based on the GDI method, circuits that are commonly used in high-speed circuits and are more prone to noise. So far, a comprehensive review on noise immunity and ambient temperature change of full adders based on the GDI method has not been presented, and most of the studies have compared their proposed design with other full adders, which are mainly not based on the GDI method. These full adder cells were evaluated by various simulations such as supply voltage change, capacitive load change, ambient temperature change and process-voltage-temperature (PVT) changes in 45 nm CMOS technology. A noise immunity curve (NIC) was derived for full adder cells to identify betterperforming full adder cells. The unity noise gain (UNG) was also investigated to evaluate the noise. Finally, a comprehensive comparison was made in terms of propagation delay, power consumption, power-delay product (PDP), voltage swing, sensitivity to process changes and noise for full adders based on the GDI method. The obtained results can be useful in the decisions of integrated circuit designers to choose the appropriate structure of the full adder based on the GDI method.

**Keywords:** Full adder, GDI method, Noise Immunity Curve (NIC), Power-Delay Product (PDP), Unity Noise Gain (UNG).

## Highlights

- Investigation of immunity against noise and environmental temperature change in GDI-based full adders.
- Derivation of noise immunity curve (NIC) and unity noise gain (UNG) for GDI-based full adders.
- Perform a comprehensive comparison in terms of propagation delay, power consumption, power-delay product (PDP), voltage swing, sensitivity to process changes and noise for GDI-based full adders.
- Providing a solution for integrated circuit designers in deciding to choose the appropriate full adder structure based on the GDI method.

**Citation:** H. Arfavi, S. M. Riazi, and R. Hamzehyan, "Evaluation of Temperature, Disturbance and Noise Effect in Full Adders Based on GDI Method," *Journal of Southern Communication Engineering*, vol. 13, no. 50, pp. 47–66, 2023, doi: 10.30495/jce.2023.1973764.1197 (in Persian).

## مقاله پژوهشی

## ارزیابی اثر حرارت، اغتشاش و نویز در تمام جمع کنندههای مبتنی بر روش GDI

هاشم عرفاوی 🔍 | سید محمدعلی ریاضی\*🕲 | روزبه حمزهئیان

<sup>۱</sup>دانشجوی کارشناسی ارشد، گروه مهندسی برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران Mycity.abadan@yahoo.com <sup>7</sup>گروه مهندسی برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ايران Riyazy@gmail.com <sup>۳</sup>گروه مهندسی برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ايران r.hamzehyan@srbiau.ac.ir نويسنده مسئول سید محمدعلی ریاضی، استادیار، گروه مهندسی برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران Riyazy@gmail.com تاریخ دریافت: ۱۳ فروردین ۱٤۰۲ تاریخ بازنگری: ۱۱ اردیبهشت ۱٤۰۲ تاریخ پذیرش: ۱۱ خرداد ۱٤۰۲

چکیدہ:

در این مقاله، توجه خود را به تمام جمع کنندههای مبتنی بر روش GDI محدود می کنیم، مدارهایی که معمولاً در مدارهای پرسرعت استفاده می شوند و بیشتر در معرض نویز هستند. تاکنون بررسی جامعی در مورد مصونیت در برابر نویز و تغییر دمای محیط تمام جمع کنندههای مبتنی بر روش GDI ارائه نشده و اکثر مقالات طرح پیشنهادی خود را با سایر تمام جمع کنندهها مقایسه کردهاند که عمدتاً مبتنی بر روش GDI نیستند. این سلولهای تمام جمع کننده با شبیهسازیهای مختلفی از قبیل تغییر ولتاژ تغذیه، تغییر بار خازنی، تغییر دمای محیط و تغییرات ناشی از فرآیند، ولتاژ تغذیه و دما (PVT) در فناوری ۴۵ نانومتر CMOS مورد ارزیابی قرار گرفتند. منحنی مصونیت در برابر نویز (NIC) برای سلولهای تمام جمع كننده استخراج شد تا سلول هاى تمام جمع كننده با عملكرد بهتر مشخص شوند. بهره نویز واحد (UNG) نیز برای ارزیابی نویز بررسی شد. در نهایت مقایسهای جامع از لحاظ تأخیر انتشار، توان مصرفی، حاصل ضرب توان-تأخیر (PDP)، سوئینگ، حساسیت در برابر تغییرات فرآیند و نویز برای تمام جمع کنندههای مبتنی بر روش GDI انجام شد. نتایج بهدست آمده می تواند در تصمیم گیری طراحان مدار مجتمع برای انتخاب ساختار مناسب تمام جمع کننده مبتنی بر روش GDI مفید واقع شود.

**کلید واژهها:** تمام جمع کننده، روش GDI، منحنی مصونیت در برابر نویز (NIC)، حاصلضرب توان-تأخیر(PDP)، بهره نویز واحد (UNG).

https://doi.org/10.30495/jce.2023.1973764.1197

#### ۱–مقدمه

در سالهای اخیر، مدارهای محاسباتی در سیستمهای VLSI<sup>۱</sup> مورد توجه قرار گرفتهاند. با توجه به اینکه سلول تمام جمع کننده هسته اساسی و بلوک سازنده اکثر مدارات محاسباتی است، طراحی سلولهای تمام جمع کننده با سرعت بالا و عملکرد بالا و در نتیجه مدارهای محاسباتی پیچیده با حاصل ضرب تأخیر در توان کم<sup>۲</sup> (PDP) همواره مهم بودهاند [۱]. با کاهش ویژگی اندازه، فناوری CMOS در حوزه نانو با مشکلات و چالشهایی جدی مانند چگالی توان بالا، کاهش کنترل گیت، اثرات کانال کوتاه و حساسیت بالا تغییرات پروسه مواجه شده است [۲]. مقیاس بندی بدون وقفه افزاره و ابعاد اتصال باعث شده که نویز در طراحی مدار مجتمع به موضوعی مهم تبدیل شود [۳]. نویز زیر میکرون عمیق اصطلاح عمومی است که برای تعیین هر پدیدهای که باعث میشود ولتاژ در یک گره غیر سوئیچینگ از مقدار اسمی خود خارج شود استفاده میشود که بنابراین شامل نویز منبع تغذیه ناشی از سوئیچینگ مدار، نویز همشنوایی<sup>۳</sup> به دلیل کوپلینگ خازنی بین اتصالات مجاور و نوسانات پارامترهای افزاره به

<sup>&</sup>lt;sup>1</sup> Very Large Scale Integration

<sup>&</sup>lt;sup>2</sup> Power Distribution Panel

<sup>3</sup> Crosstalk

دلیل تغییرات فرآیند است [۴]. برای مدارهای منطقی دینامیکی پرسرعت، به اشتراکگذاری شارژ و نشتی [۵] منابع نویز اضافی هستند. درحالیکه این پدیدههای نویز همیشه وجود داشتهاند، اخیراً مقیاسگذاری فناوری و شیوههای طراحی تهاجمی آنها را به منصه ظهور رسانده است. نویز همشنوایی بین اتصالات متداول ترین منبع نویز ورودی است. انتظار میرود که این اثر با رشد نسبتهای ابعاد اتصال به طور فزاینده ای قابل توجه شود [۶]، که منجر به کسر بزرگ تری از ظرفیت خازنی سیم به دلیل ظرفیت خازنی اتصال جانبی می شود.

جمع کردن یک عمل اساسی در ریاضی است. تفریق، ضرب، تقسیم و محاسبه آدرس برخی از عملهای مشهور بر اساس جمع هستند و این عملیات به طور گسترده در بسیاری از کاربردهای VLSI استفاده می شوند [۷]. از آنجایی که سلول تمام جمع کننده بلوک سازنده جمع باینری است، بهبود عملکرد تمام جمع کننده یک بیتی هدف مهمی بوده و توجه زیادی را به خود جلب کرده است [۸]. انواع مختلفی از تمام جمع کنندهها با استفاده از سبکهای مختلف منطقی و فناوریهای گوناگون در مقالات گزارش شدهاند و هدف مشترک همه آنها کاهش توان مصرفی و افزایش سرعت است [۱۰،۹]. عملکرد جمع کننده سیستم محاسباتی را در کل تحت تأثیر قرار می دهد. سبکهای منطقی در روش محاسباتی گرههای میانی و تعداد ترانزیستورها متنوع هستند گرچه آنها تابع مشابهی را پیاده سازی می کنند. انواع زیادی از طرحهای تمام جمع کننده در کلاسهای گوناگون کر ما دینامیک، گیت انتقال<sup>۱</sup>، منطق GDI و منطق ترانزیستور عبور<sup>۲</sup> (PTL) در مقالات بحث و بررسی شدهاند [۱۰-۱

در این مقاله، توجه خود را به تمام جمع کننده های مبتنی بر روش GDI محدود نموده ایم، مدارهایی که معمولاً در مدارهای پرسرعت استفاده می شوند و بیشتر در معرض نویز هستند. ما نویز را به صورت یک پالس و گلیچ تعریف می کنیم که در ورودی گیتهای مبتنی بر GDI ظاهر می شود. در این مقاله، تأثیر نویز و اغتشاش بر روی مدارات تمام جمع کننده مبتنی بر روش GDI ارائه می شود. ساختارهای مختلفی از تمام جمع کننده ها که بر اساس روش GDI در مقالات گزارش شده اند را مورد بررسی قرار داده و با شبیه سازی های مختلف عملکرد آن ها را از جنبه های مختلف ارزیابی می کنیم. در نهایت، با نتیجه گیری این مقاله

## ۲-مروری بر روش GDI و تمام جمع کنندههای پیشنهاد شده بر اساس این روش

GDI یک روش جدید طراحی مدار ترکیبی دیجیتال توان پایین است. این روش اجازه میدهد تا توان مصرفی، تأخیر انتشار، و مساحت مدارهای دیجیتال را کاهش داد و در عین حال پیچیدگی کم طراحی منطقی را حفظ نمود [۱۷]. در ادامه ساختارهای تمام جمعکننده ارائهشده بر اساس روش GDI بحث و بررسی میشوند.

#### GDI-T-Tوابع پایه GDI

همان طور که در شکل ۱ نشان داده شده، روش GDI بر اساس استفاده از یک سلول ساده است. در نگاه اول، سلول پایه یک وارونگر استاندارد CMOS را یادآوری می کند، اما تفاوتهای مهمی وجود دارد که عبارتاند از: (الف) سلول GDI شامل سه ورودی G (ورودی گیت مشترک nMOS و nMOS)، P (ورودی سورس یا درین pMOS) و N (ورودی سورس یا درین nMOS) است. (ب) بدنه (Bulk) ترانزیستورهای nMOS و pMOS به ترتیب به N و P متصل می شوند، بنابراین در مقایسه با یک وارونگر CMOS می توانند به طور دلخواه بایاس شوند.



شکل ۱: سلول پایه GDI (۱۷ Figure 1. GDI cell [17]

<sup>&</sup>lt;sup>1</sup> Transmission Gate

<sup>&</sup>lt;sup>2</sup> Pass Transistor Logic

لازم به ذکر است که همه توابع در فرایند p-well استاندارد CMOS امکان پذیر نیستند اما می توانند با موفقیت در فناوریهای CMOS با چاه دوقلو<sup>۱</sup> یا سیلیکون بر روی عایق (SOI) پیادهسازی شوند. این موضوع در تحقق تابعهای مختلف بولی مانند AND ، OR، MUX، PTER و F1 ، RNVERTER و SOI ، همان طور که در جدول ۱ ذکر شده است، کمک می کند. جدول ۱ نشان می دهد که چگونه یک تغییر ساده در پیکربندی ورودی سلول GDI ساده با توابع بولی خیلی متفاوت مانند MUX، OR، MUX، OR، AND چگونه یک تغییر ساده در پیکربندی ورودی سلول GDI ساده با توابع بولی خیلی متفاوت مانند MUX، OR، است همچنین در پیادهسازیهای استاندارد PTI، اما در روش طراحی GDI بسیار ساده (فقط دو ترانزیستور در هر تابع) پیادهسازی می شوند.

Table 1. Different logic functions of GDI cell for different input configurations [17]								
تابع تحققيافته	ى خروجى			ورود				
	Out	G	Р	Ν				
F1	$\overline{A}B$	А	В	0				
F2	$\overline{A} + B$	А	1	В				
OR	A + B	А	В	1				
AND	AB	А	0	В				
MUX	$\overline{A}B + AC$	А	В	С				
NOT	$\overline{A}$	А	1	0				

جدول ۱: توابع منطقی مختلف سلول GDI برای پیکربندی های مختلف ورودی [۱۷] ۱۳۲۱ بستانیست آمید بست: نیستگذار میکالاد CDI و مستار میکاند. از ۱۷

### -۲-۲-گیتهای پایه در منطق GDI

(1)

(٢)

اشکال اصلی گیت GDI این است که از افت ولتاژ آستانه رنج میبرد. این موضوع جریان راهاندازی را کاهش داده و بر روی عملکرد گیت تأثیر میگذارد. کاهش ولتاژ خروجی میتواند با استفاده از بافرهای ترمیم کننده سوئینگ در خروجی جبرانسازی شود [۱۸]. با این وجود، وجود وارونگرها در بافرها باعث افزایش ترانزیستور شده و همچنین باعث افزایش مصرف توان استاتیک هنگامی که آنها بهصورت کسکود به هم متصل میشوند میگردد. یک روش با ولتاژ آستانه چندگانه بهجای بافر ترمیم کننده سوئینگ در [۱۷] ارائه شده است. این روش از ترانزیستورهای با آستانه پایین در محلهایی که یک افت ولتاژ رخ میدهد و همچنین ترانزیستورهای با آستانه بالا برای وارونگرها استفاده میکند. گرچه این روش ولتاژ آستانه ترکیبی مصرف توان را کم میکند، این یک محدودیت را در فرآیند ساخت ترانزیستور ایجاد میکند. روش دیگر برای ترمیم سوئینگ خروجی تمام میکنده مبتنی بر GDI، استفاده از روش دیود مافوق توان پایین<sup>۲</sup> (ULPD) است که به تفصیل در [۱۹] بحث و بررسی شده است. این روش ترانزیستور آضای را یکر رای میکند تا بهصورت دیود کار کرده و از ۸ ترانزیستور اضافی برای تهیه سوئینگ کامل استفاده میکند. این روش مسئله اتلاف توان استاتیک را بهصورت یک بافر تران یسور کاهش می موند اما هنوز مسئله پیچیدگی در ساخت رات روش مسئله اتلاف توان استاتیک را بهصورت یک بافر ترمیم سوئینگ مرسوم کاهش می ده داما هنوز

در بخش بعدی، سه طرح تمام جمعکننده GDI پیشنهاد شده در مرجع [۲۰] با سوئینگ کامل با هدف به حداقل رساندن پیچیدگی مدار و دستیابی به سرعت در عملیات کسکود شده بحث شده است. استراتژی موجود در این طرحها جلوگیری از اتلاف ولتاژ آستانه با کمک گیتهای سوئینگ کامل است.

تابع منطقی تمام جمع کننده را میتوان به صورت زیر نمایش داد [۲۱]،

#### Sum= A XOR B XOR C<sub>in</sub>

## $C_{out} = A AND B + B AND C_{in} + A AND C_{in}$

بر طبق معادلات (۱) و (۲) سه گیت اساسی (AND وXOR) برای پیادهسازی تابع لازم است. همانطور که در جدول ۱ نشان داده شده است، توابع گیت را میتوان با دو ترانزیستور به دست آورد (بهاستثنای وارونگرها برای سیگنالهای ورودی مکمل) و نمودارهای سطح ترانزیستور آنها در شکل ۲ نشان داده شدهاند.

<sup>&</sup>lt;sup>1</sup> Twin-well

<sup>&</sup>lt;sup>2</sup> Ultra Low Power Diode



شكل ٢: الف) گيت AND، ب) گيت OR، و ج) گيت XOR [٢٠] Figure 2. a) AND gate, b) OR gate, and, c) XOR gate [20]

مشخصات عملیاتی این گیتها در جدول ۲ آورده شده است. فرض می کنیم که هر دو ورودی سوئینگ ولتاژ دارند و ولتاژهای خروجی تحت ترکیبات ورودی مختلفی که در جدول ۲ آورده شده است قرار می گیرند. از جدول ۲ نتیجه می گیریم که ولتاژهای خروجی توسط افت ولتاژ آستانه برای برخی ترکیبهای ورودی خاص کاهش می یابد. کاهش ولتاژ خروجی به طور قابل توجهی با افزایش تعداد طبقات افزایش می یابد. بنابراین، طراحی گیتهای با سوئینگ کامل ضروری است و این موضوع در بخشهای آتی مورد بحث و بررسی قرار می گیرد.

جدول ۲: مشخصات عملیاتی گیتهای OR ، AND و XOR با استفاده از منطق GDI [۲۰] Table 2. Operational characteristics of AND, OR and XOR gates using GDI logic [20]

		ورودى		
XOR	OR	AND	В	Α
$ V_{tp} $	$ \mathbf{V}_{\mathrm{tp}} $	$ \mathbf{V}_{\mathrm{tp}} $	0	0
$V_{DD}$	$V_{DD}$	$ \mathbf{V}_{\mathrm{tp}} $	1	0
$V_{DD}$ - $V_{tn}$	$V_{DD}$ - $V_{tn}$	GND	0	1
GND	$V_{DD}$ - $V_{tn}$	$V_{DD}$ - $V_{tn}$	1	1

گیتهای یونیورسال مرسوم (یعنی NAND و NAND میتوانند برای تحقق هر عبارت منطقی استفاده شوند. بهطور مشابه، در GDI، دو تابع موجود هستند، یعنی F1 و F2 برای تحقق عبارتهای منطقی (GB) و (A+B). این دو تابع نیز از یک افت ولتاژ آستانه رنج میبرند. راهحل این مسئله در مرجع [۲۲] بحث شده و ترانزیستور ترمیمکننده سوئینگ موجود در خروجی برای مراقبت از افت ولتاژ آستانه در نظر گرفته شده و شماتیک گیتهای AND، O و XOR با استفاده از توابع F1 و F2 در شکل ۳ نشان داده شده است. برای طراحی AND تعداد ترانزیستور را از ۲ به ۳ افزایش میدهد و هنوز هم میتوان عملیات سوئینگ کامل را به دست آورد. مشخصات عملیاتی گیتهای AND، O و XOR با سوئینگ کامل در جدول ۳ آورده شده است. پیادهسازی توابع AND و AND میتنی بر F1 و F2 به سه ترانزیستور و پیادهسازی مبتنی بر MOS به شش ترانزیستور نیاز دارد. موئینگ کامل را به دست آورد. مشخصات عملیاتی گیتهای AND، O و XOR با سوئینگ کامل در جدول ۳ آورده شده است. پیادهسازی توابع AND و AND مبتنی بر F1 و F2 به سه ترانزیستور و پیادهسازی مبتنی بر MOS به شش ترانزیستور نیاز دارد. موئینگ کامل را فراهم می کند. با این حال، پیادهسازی گیت XOR مبتنی بر F1 و F2 مانی داند و CMOS است.

- گیت XOR بر اساس F1 و F2 در مجموع به ۹ ترانزیستور نیاز دارد، که دو برابر ترانزیستورهای موردنیاز برای منطق GDI است (بدون سوئینگ کامل به ۴ ترانزیستور نیاز دارد) همان طور که از شکل ۳بخش ج مشاهده می شود. بنابراین، هدف منطق GDI، یعنی تحقق تابع با استفاده از حداقل ترانزیستور را نقض می کند.
- ۲) به دلیل افزایش تعداد ترانزیستور، خازن کل ورودی گیت (Cg) تابع XOR افزایش مییابد از آنجایی که Cg تابعی مستقیم از تعداد ترانزیستور دیدهشده توسط ورودیها است.
- ۳) گردهای میانی می توانند کمی افزایش یابند و ممکن است منجر به تعدادی اشکال شود که منبع مصرف توان هستند.



[70] XOR (ج) OR (ب الف) OR (ب الف) OR (ب الف) OR (ب ب الف) OR (ب ب الف) OR (ب ب الف) OR (ب ب الف) M و (ب الساس Figure 3. Full swing gates based on F1 and F2; a) AND, b) OR and c) XOR [20]

جدول ۳: مشخصات عملیاتی گیتهای OR، AND و XOR با سوئینگ کامل [۲۰] [20] Table 3. Operational characteristics of AND, OR and XOR gates with full swing

		ورودى			
XOR	OR	AND	В	Α	
GND	GND	GND	0	0	
$V_{DD}$	$V_{DD}$	GND	1	0	
$V_{DD}$	$V_{DD}$	GND	0	1	
GND	$V_{DD}$	V <sub>DD</sub>	1	1	

گیت XOR پیشنهادشده در مرجع [۲۰] از چهار ترانزیستور (بهاستثنای وارونگر برای سیگنال ورودی مکمل) برای ایجاد سوئینگ کامل در خروجی استفاده می کند. طراحی گیت XOR با استفاده از منطق GDI بدون سوئینگ کامل و با سوئینگ کامل در شکل ۴ نشان داده شده است. هدف کاهش پیچیدگی مدار و دستیابی به عملیات کسکود شده سریعتر است. قبل از توضیح عملکرد XOR چهار ترانزیستوری، عملکرد XOR مبتنی بر GDI برای درک عملکرد آن مورد بحث قرار می گیرد. عیب مدارهای XORدر شکل ۴ بخش الف از این واقعیت ناشی می شود که گرههای داخلی به دلیل افت ولتاژ آستانه سوئینگ ولتاژ کامل ندارند.



شكل ۴: گيت XOR؛ الف) با استفاده از منطق GDI، ب) طرح پيشنهادشده در مرجع [۲۰] Figure 4. XOR gate; a) using GDI logic, b) scheme proposed in reference [20]

#### ۲-۳-سه طرح تمام جمع کننده

طراحی تمام جمع کننده GDI با سوئینگ کامل می تواند با کمک گیتهای سوئینگ کامل مانند OR، AND و XOR بحث شده در بخش ۲-۲ ایجاد شود. این طراحی کاملاً بافرهای ترمیم کننده سوئینگ را حذف کرده و منجر به بهبود در عملکرد می شود. سه تمام جمع کننده GDI سوئینگ کامل پیشنهاد شده در مرجع [۲۰] با بازنویسی معادلات طراحی تمام جمع کننده (روابط ۱ و ۲) طراحی شدهاند، تا گیتهای سوئینگ کامل را جایگزین کنند. معادلات طراحی (روابط ۳ تا ۸) در زیر آورده و دیاگرامهای شماتیک آنها در شکل ۵ مشخص شدهاند.







[۲۰] Design 3 (وج) Design 2 (ب) Design 1 (شكل ۵: تمام جمع كننده براساس الف) 1 (Design 1 وج) Figure 5. Full adder based on a) Design 1, b) Design 2 and c) Design 3 [20]

روابط Sum و C<sub>out</sub> تمام جمع کننده Design1 به ترتیب در روابط ۳و ۴ نشان داده شده است [۲۰].

$$Sum = \overline{C_{in}} (A XOR B) + C_{in} (A XNOR B)$$

$$C_{out} = \overline{C_{in}} (A XOR B) + A \overline{(A XOR B)}$$
(7)
(7)
(7)
(7)
(7)

طرح Design1 از خروجی XOR بهعنوان یک نتیجه میانی برای محاسبه Sum و Cout استفاده می کند. خروجی Sum می تواند با مالتی پلکس کردن XOR و نسخه معکوس شده آن یعنی XNOR از طریق ورودی Cin به دست آید. با مالتی پلکس کردن ورودیهای A و Cin خروجی Cout حاصل می شود که این خروجی با ورودی انتخاب کنترل می شود، یعنی خروجی XOR از ورودیهای A و B کنترل می شود. تأخیر کل مدار با وجود وارونگر در مسیر بحرانی افزایش می یابد. این طرح ساده بوده و در مجموع به ۱۸ عدد ترانزیستور برای تحقق بخشیدن تابع تمام جمع کننده نیاز دارد.

روابط Sum و Cout تمام جمع کننده طرح Design2 به ترتیب در روابط ۵ و ۶ نشان داده شده است. این طرح می تواند با استفاده از AND، XOR و OR همراه با ماژول های مالتی پلکسر حاصل شود [۲۰].

$$Sum = (A XOR B XOR C_{in})$$

$$C_{out} = C_{in} (A AND B) + A (A OR B)$$

در مورد تمام جمع کننده مبتنی بر Design2 تابع Cout را میتوان با کمک گیتهای AND و OR و OR تحقق بخشید. گیتهای AND و OR به Cin به Cin و F2 و F3 طراحی شدهاند. مالتی پلکس کردن عملیات AND و OR از طریق ورودی رقم نقلی Cin به تحقق بخشید. گیتهای Cin و OR به ترتیب بر اساس F1 و F2 طراحی شدهاند. مالتی پلکس کردن عملیات AND و OR از طریق ورودی رقم نقلی Lin به تحقق کمک می کند. عمل XOR در ورودیهای A B و Cin در دستیابی به تابع Sum کمک می کند. برای پیادهسازی عملون می ای می و Cin در دستیابی به تابع OR کمک می کند. برای پیادهسازی عبارت منطقی Cin در ورودیهای A B و Cin در دستیابی به تابع Sum کمک می کند. برای پیادهسازی عبارت منطقی Design2 از ۲۲ ترانزیستور استفاده می شود. تمام جمع کننده Design3 با در نظر گرفتن گیتهای AOR AND ، XOR و OR طراحی شده و روابط طراحی Cout در روابط ۲ و ۸ مشخص شدهاند، [۲۰].

 $Sum = (A XOR B XOR C_{in})$ 

$$C_{out} = (A AND B) + C_{in} (A XOR B)$$

تمام جمع کننده Design3 از ماژول XOR استفاده می کند که نقش مهمی دارد؛ از آنجایی که خروجی Sum می تواند با XOR کردن ورودیهای A، B و Cin به دست آید. خروجی Cout با کمک AND و OR و به دنبال آن گیت XOR حاصل می شود. تحقق گیت AND و OR می تواند با کمک گیتهای F1 و F2 سوئینگ کامل انجام گیرد. F1 و F2 مبتنی بر GDI تحقق AND و OR را فقط به سه ترانزیستور و CMOS برای دستیابی به همان به شش ترانزیستور نیاز دارد. گیت XOR میانی برای محاسبه خروجی Cout استفاده شده است. بنابراین در کل، برای طراحی این تمام جمع کننده به ۲۳ ترانزیستور لازم است.

#### ۳–نتایج شبیهسازی

در این بخش، تمامی سلولهای تمام جمعکننده مبتنی بر GDI بحث شده در بخش قبلی با دو مورد دیگر انتخاب شده از مقالات ارزیابی و مقایسه میشوند. دو تمام جمعکننده دیگر (به نامهای 10T و 11T) [۲۳،۱۴] که در اینجا مورد شبیهسازی و ارزیابی قرار خواهند گرفت در شکل ۶ و ۷ نشان داده شدهاند. تمام طرحها با استفاده از ابزار شبیهساز HSPICE با فناوری ۴۵ نانومتر CMOS شبیهسازی شده و به طور گسترده در وضعیتهای مختلف مورد ارزیابی قرار گرفتهاند.



(۱۴) GDI شکل ۶: تمام جمع کننده ۱۰ ترانزیستوری (10T) مبتنی بر Figure 6. GDI-based 10-transistor (10T) full adder [14]

(Δ)

(6)

(Y)

(λ)



[T7] GDI شكل ۷: تمام جمع كننده ۱۱ ترانزيستورى (11T) مبتنى بر Figure 7. GDI-based 11-transistor (11T) full adder [23]

همهی مدارها بهمنظور کمینه کردن PDP، بر اساس روش تعیین اندازه ترانزیستور تعیین اندازه شدند. در جدول ۴ اندازه ترانزیستورهای مدارهای تمام جمع کننده مورد بحث در این پژوهش نشان داده شده است. شبیهسازیها در دمای اتاق و ولتاژهای تغذیه و بارهای مختلف به انجام رسیدند. الگوی ورودی کامل با تمام حالتهای گذار ممکن از یک ترکیب ورودی به دیگری به مدارات اعمال شدند تا تأخیر انتشار آنها اندازه گیری شوند. یک انتقال ورودی ممکن است منجر به تغییر در گره خروجی شود. یک انتقال ورودی ممکن است منجر به تغییر در گره خروجی شود یا نشود. حتی اگر هیچ سوئیچینگی در گره خروجی وجود نداشته باشد، ممکن است منجر به تغییر در گره خروجی شود. یک انتقال ورودی ممکن است منجر به تغییر در گره خروجی شود. یک انتقال ورودی ممکن است منجر به تغییر در گره خروجی شود. یک انتقال ورودی ممکن است منجر به تغییر در گره خروجی شود یا باشد ماه محل است برخی از گرههای داخلی در تعییر باشند که منجر به مصرف توان شود. برای ارزیابی دقیق، همهی تغییرات موردنیاز انتقالهای الگوی ورودی در الگوهای تعدیر باشند که منجر به مصرف توان شود. برای ارزیابی دقیق، همهی تغییرات موردنیاز انتقالهای الگوی ورودی در الگوهای به همان سطح ولتاژ می می سید تا زمانی که سیکنال خروجی به همان سطح ولتاژ می می سد از از زمانی که سیگنال ورودی به یک دوم ولتاژ صرد تا زمانی که سیکنال خروجی انتقال اندازه گیری می و تأخیر هر مدار گزارش شده است. توان مصرفی میانگین در طی یک دوره زمانی طولانی نیز به عنوان پارامتر توان متوسط در نظر گرفته شده است. به منظور ایجاد کردن یک مصالحه بین توان مصرفی و تأخیر طولانی نیز به عنوان پارامتر توان متوسط در نظر گرفته شده است. به منظور ایجاد کردن یک مصالحه بین توان مصرفی و تأخیر مدارها، مدارها را می توان ماه محاسبه حاصل ضرب تأخیر در توان ارزیابی نمود، که حاصل ضرب توان مصرفی و تأخیر در توان ارزیابی نمود، که حاصل خروبی و مازین طولانی نیز نمان می میانگین در طی یک دوره زمانی و حدارها دارها در ای مدارها را می توان مصرفی و تأخیر در توان ارزیابی نمود، که حاصل ضرب توان مصرفی میانگین و حداکثر تأخیر است. در نتیجه، حاصل ضرب تأخیر در توان می تواند پارمتری مهم برای ارزیابی و مقایسه عملکرد این مدارها ای می توان ماه مرون تر قرن می مانگین و حداکش مرد، که حاصل ضرب توان میانگین و حداکثر تأخیر در توان می تران ارزیابی

شبیهسازیها با استفاده از خازنهای ۲/۱ فمتوفاراد بهعنوان بار در خروجیهای سلولهای تمام جمع کننده به انجام رسیدند. سلولهای تمام جمع کننده با فرکانس ۱۰۰ مگاهرتز و در ۲۷ درجه سانتی گراد و ولتاژهای متغیر بین ۱/۶۵ تا ۱ ولت برای ۴۵ نانومتر شبیهسازی شدند. ولتاژهای آستانه ترانزیستورهای PMOS و NMOS حدود ۱/۱۸ ولت برای ۴۵ نانومتر است.

Table 4. The size of transistors of full adders investigated in this study							
	ترانزيستورها	ای PMOS	ترانزیستورهای NMOS				
ساختار	عرض كانال	طول كانال	عرض كانال	طول كانال			
	(نانومتر)	(نانومتر)	(نانومتر)	(نانومتر)			
Design 1	17.	٤٥	17.	٤٥			
Design 2	17.	۴۵	17.	۴۵			
Design 3	17.	40	17.	۴۵			
<b>10T</b>	17.	۴۵	17.	۴۵			
11T	17.	۴۵	17.	۴۵			

جدول ۴: اندازه ترانزیستورهای تمام جمع کنندههای بررسی شده در این پژوهش Table 4. The size of transistors of full adders investigated in this study



Design2 (و ه) Design1 (ه ب) 10T، ب) 10T، ب) Design2 (و ه) Design2 و ه) Design3 (ه شكل موجهاى ورودى و خروجى تمام جمع كننده الف) 10T، ب Figure 8. Input and output waveforms of full adders a) 10T, b) 11T, c) Design1, d) Design2 and e) Design3

در شکل ۸ شکل موجهای ورودی و خروجی تمام جمع کننده مورد بحث در این پژوهش برای مشخص کردن سوئینگ هر جمع کننده نشان داده شده است. با توجه به شکل ۸ بخش الف و ب مشخص می شود که تمام جمع کنندههای 10Tو 11T از سوئینگ مناسبی برخوردار نیستند. در حالیکه تمام جمع کنندههای Design1 ، Design2 و Design3 با توجه به شکل ۸ بخشهای ج، د و ه می توانند سوئینگ خط به خط ارائه نمایند.

شرایط مختلف بارگذاری نیز در نظر گرفته شد تا عملکرد مدارهای مورد آزمایش مورد ارزیابی قرار گیرد. شرایط بارگذاری از ۵ تا ۷۰ فمتو فاراد برای ۴۵ نانومتر تغییر می کند. این یک روش معمول است که با سلول تمام جمع کننده بهعنوان یک سلول مستقل در شبیه سازی رفتار می شود. همچنین غیر معمول نیست که سلول های تمام جمع کننده که در چنین شبیه سازی عملکرد خوبی دارند هنوز در زمان به کارگیری واقعی به دلیل کمبود قدرت درایو کردن با شکست مواجه شوند. این موضوع به این دلیل است که سلول های تمام جمع کننده به طور معمول به صورت آبشاری در می آیند تا یک مدار حسابی مفید ایجاد کنند. بنابراین، سلول های تمام جمع کننده باید دارای قابلیت درایو کردن کافی برای تأمین ورودی های تمیز برای سلول بعدی داشته باشند. در غیر این صورت، عملکرد مدار به طور چشمگیری کاهش می یابد یا در ولتاژ تغذیه پایین غیر عملیاتی می شود.



شکل ۹: تأخیر سلولهای تمام جمع کننده در فناوری ۴۵ نانومتر به ازای؛ الف) ولتاژهای تغذیه مختلف، ب) بارهای مختلف Figure 9. Delay of full adder cells in 45nm technology; a) different supply voltages, b) different loads

مقادیر تأخیر بر اساس شبیهسازی برای مقادیر در نظر گرفته شده (۶۹/۵ تا ۱ ولت) و بار (۵ تا ۷۰ فمتوفاراد) در ۴۵ نانومتر برای تمام جمعکنندههای مبتنی بر روش GDI بحث شده در این مقاله به دست آمده است. مقدار تأخیر تمام جمعکنندههای مبتنی بر GDI به ترتیب با تغییر ولتاژ تغذیه و بار خازنی در شکل ۹ نشان داده شده است. برای هر انتقال، تأخیر از ۵۰ درصد سوئینگ ولتاژ ورودی تا ۵۰ درصد سوئینگ ولتاژ خروجی اندازه گیری شده است. با توجه به شکل ۹ بخش الف واضح است که در میان تمام جمعکنندههای موجود، سلول تمام جمعکننده 2 Design کوچک ترین تأخیر را به ازای ولتاژهای تغذیه مختلف دارد. همچنین، با تغییر ولتاژ تغذیه، بدترین تأخیر به سلولهای 10T و 11T تعلق دارد. هنگامی که بار خروجی افزایش می یابد، تمام جمعکننده 2 Design بهترین عملکرد را نشان می دهد. تمام جمعکننده 3 Design است. تا توجه به شکل ۹ بخش الف واضح تمام جمعکننده از تغذیه، بدترین تأخیر به سلولهای 10T و 11T تعلق دارد. هنگامی که بار خروجی افزایش می یابد، تأخیر مشابهی دارند و بدترین تأخیر مربوط به تمام جمعکننده 3 Design است.

توان مصرفی میانگین برای تمام جمع کننده های مبتنی بر روش GDI بحث شده در این مقاله تحت ولتاژهای مختلف تغذیه از ۰/۶۵ ولت تا ۱ ولت و بار خازنی از ۵ فمتوفاراد تا ۷۰ فمتوفاراد در ۴۵ نانومتر در شکل ۱۰ نشان داده شده است. با توجه به شکل ۱۰ بخش الف واضح است که در میان تمام جمع کننده های موجود، سلول تمام جمع کننده Design2 کمترین توان مصرفی را به ازای ولتاژهای تغذیه مختلف دارد و توان مصرفی دو سلول دیگر Design1 و Design3 نیز بسیار نزدیک به توان مصرفی این سلول است. همچنین، با تغییر ولتاژ تغذیه بیشترین توان مصرفی به سلول T1T تعلق دارد. هنگامی که بار خروجی افزایش می یابد، تمام جمع کننده Zersin به تمام جمع کننده این می دو در این این می دو می محکنده Design3 نیز بسیار نزدیک به توان مصرفی این سلول است. همچنین، با تغییر ولتاژ تغذیه بیشترین توان مصرفی به سلول T1T تعلق دارد. هنگامی که بار خروجی افزایش می یابد، تمام جمع کننده Zersin به تمام جمع کننده این می دهد و بیشترین توان مصرفی مربوط به تمام جمع کننده IT



شکل ۱۰: توان مصرفی سلول های تمام جمع کننده در فناوری ۴۵ نانومتر به ازای؛ الف) ولتاژهای تغذیه مختلف، ب) بارهای مختلف Figure 10. Power consumption of full adder cells in 45nm technology; a) Different supply voltages, b) Different loads

شکل ۱۱ مقادیر تأخیر، توان مصرفی و حاصل ضرب تأخیر در توان را برای تمام جمع کنندههای GDI در تغذیه ۱ ولت و فناوری ۴۵ نانومتر نشان میدهد و مقایسهای از لحاظ تعداد ترانزیستور نیز در شکل ۱۲ ارائه شده است. با توجه به شکل ۱۱، تمام جمع کننده Design2 نسبت به تمام جمع کنندههای Design1،11T (۵۵، ۳۵/۳۲، ۵۵/۷۲، ۵۵/۳۲ و ۳۸/۶۷ درصد سریعتر است. همچنین این تمام جمع کننده نسبت به تمام جمع کنندههای Design1،11T (۵۵/۳۲ و ۳۸/۶۲ به ترتیب ۱۹/۱۲، ۹۶/۶۶، ۲۱/۳ و ۲۸/۲۲ درصد کم مصرفتر است. نقطه ضعف اصلی سلول های 10T و 11T مربوط به سوئینگ است که برای حل مشکل سوئینگ حتماً باید در خروجی آن ها بافر استفاده کرد. استفاده از بافر در خروجیهای تمام جمع کننده میتواند به افزایش مساحت تراشه و توان مصرفی منجر شود. اما سلول های Design1، 20 و Design1، تراز و تدارند و همواره سوئینگ کاملی را ارائه می کنند.





شکل ۱۱: نتایج شبیهسازی برای تمام جمعکنندههای مبتنی بر GDI در فناوری ۴۵ نانومتر با فرکانس ۱۰۰ مگاهرتز و ولتاژ تغذیه ۱ ولت الف) تاخیر، ب) توان، ج) PDP

Figure 11. Simulation results for GDI-based full adders in 45nm technology with 100MHz frequency and 1V supply voltage a) delay, b) power, c) PDP



GDI شکل ۱۲: تعداد ترانزیستور تمام جمع کنندههای مبتنی بر Figure 12. Transistor count of GDI-based full adders

PDP یک معیار کمی برای کارایی و مصالحه بین اتلاف توان و سرعت است. PDP بهویژه در مواردی که به عملکرد توان پایین نیاز است اهمیت دارد. PDP برای تمام جمع کننده های مبتنی بر روش GDI بحث شده در این مقاله تحت ولتاژهای مختلف تغذیه (۶۵۸ تا ۱ ولت) و بار (۵ تا ۷۰ فمتوفاراد) در ۴۵ نانومتر در شکل ۱۳ نشان داده شده است. با توجه به شکل ۱۳ بخش الف واضح است که در میان تمام جمع کننده های موجود، سلول تمام جمع کننده 2002 کمترین PDP را به ازای ولتاژهای تغذیه مختلف دارد. همچنین، با تغییر ولتاژ تغذیه، بیشترین PDP به سلول T11 تعلق دارد. با توجه به شکل ۱۳بخش ب، هنگامی که بار خروجی افزایش می یابد، تمام جمع کننده 2002 بهترین عملکرد را نشان داده و بیشترین PDP مربوط به تمام جمع کننده T11 است.

برای اندازه گیری عملکرد تحمل در برابر نویز سلولهای تمام جمع کننده ذکر شده، منحنی مصونیت در برابر نویز ( (NIC) [۲۴] استفاده میشود. بهطور خاص، پالسهای نویز باید دارای دامنه کافی و مدتزمان طولانی باشند تا خطاهای منطقی غیرقابل بازیابی را در مدارهای دیجیتال ایجاد کنند. منحنی مصونیت در برابر نویز یک مکان هندسی از نقاط (۲۰، ۷۱) است، که در اینجا ۲۰ عرض پالس نویز و ۲۰ دامنه پالس نویز است، که برای آن این گیت فقط یک خطای منطقی ایجاد می کند. از آنجا که هر نقطه در منحنی مصونیت در برابر نویز نشان دهنده دامنه ۹ و عرض ۲۰ پالس نویز ورودی است که باعث خطاهای منطقی میشود، تمام نقاط زیر منحنی مصونیت در برابر نویز در یک منطقه امن قرار دارند. بنابراین، هرچه منحنی مصونیت در برابر نویز یک گیت بالاتر باشد، ایمنی بیشتری نسبت به نویز در آن گیت وجود دارد.

شکل ۱۴ مدار تزریق نویز را نشان میدهد [۲۵] که قادر است یک نویز با عرض و دامنه موردنظر را برای ایجاد گلیچ<sup>۲</sup> در خروجی ایجاد کند. دامنه و عرض پالس نویز به ترتیب توسط V<sub>P</sub> و V<sub>۲</sub> کنترل میشود. منحنی مصونیت در برابر نویز با در نظر گرفتن عرض پالس نویز، برای یک دامنه پالس نویز مشخص، که برای ایجاد گلیچ در خروجی کافی است، ترسیم میشود. این گلیچ باید برای ایجاد خطاهای منطقی غیرقابل جبران در مدار مورد آزمایش کافی باشد. نتایج منحنیهای ایمنی در برابر نویز برای تمام جمع کنندههای بررسی شده در این مقاله در شکل ۱۵ نشان داده شده است. تمام جمع کننده 11T دارای بالاترین منحنی مصونیت نویز و به دنبال آن تمام جمع کننده 10T و Design2 است.

<sup>&</sup>lt;sup>1</sup> Noise Immunity Curve

<sup>&</sup>lt;sup>2</sup> Glitch



شکل ۱۳: PDP سلولهای تمام جمع کننده در فناوری ۴۵ نانومتر به ازای؛ الف) ولتاژهای تغذیه مختلف، ب) بارهای مختلف Figure 13. PDP of full adder cells in 45 nm technology; a) different supply voltages, b) different loads



[۲۵] شکل ۱۴: مدار تزریق نویز [۲۵] Figure 14. Noise injection circuit [25]



شکل ۱۵: منحنی ایمنی در برابر نویز برای تمام جمع کنندههای مبتنی بر GDI در فناوری ۴۵ نانومتر Figure 15. Noise immunity curve for GDI-based full adders in 45nm technology

برای ارزیابی مصونیت این مدارات به تغییر دمای محیط، این مدارها همچنین در طیف گستردهای از دماها از صفر تا ۱۰۰ درجه سانتی گراد در ولتاژ تغذیه ۱ ولت و فرکانس ۱۰۰ مگاهرتز با خازن بار ۲/۱ فمتو فاراد شبیهسازی شدند. نتایج حاصل از این آزمایش در شکل ۱۶ ترسیم شده است. از نتایج تجربی میتوان چنین استنباط نمود که طرح Design2 عملکرد قابل قبولی در طیف گستردهای از دماها داشته و از لحاظ تأخیر، توان و PDP در مقایسه با طرحهای دیگر در تمام دماها بهترین عملکرد را دارد.

با در نظر گرفتن جنبه دیگری از ایمنی در برابر نویز، مقادیر تأخیر و مصرف توان برای تمام جمع کنندههای مبتنی بر GDI بررسی شده در این مقاله در دو دمای مختلف در ۴۵ نانومتر با ولتاژ تغذیه ۱ ولت در شکل ۱۷ نشان داده شده است. مقادیر شکل ۱۷ در صفر درجه سانتی گراد و ۷۰ درجه سانتی گراد با ولتاژ تغذیه ۱ ولت است. همان طور که شکل ۱۷ نشان می دهد کاهش دما باعث کاهش مصرف توان و سرعت مدارها می شود اما هر گونه افزایش دما این پارامترها را افزایش می دهد. در شکل ۱۷ نیز مشخص است که طرح Design2 می تواند در این درجه حرارتها قابل اطمینان عمل کند و افزایش یا کاهش تأخیر و

یکی دیگر از معیارهای مورداستفاده، بهره نویز واحد<sup>۱</sup> (UNG) است که بهعنوان دامنه نویز ورودی تعریف می شود که باعث ایجاد گلیچ با دامنه یکسان در گره خروجی می شود. پالس های نویز یکسان برای همه ورودی ها اعمال شده و دامنه نویز در خروجی ها اندازه گیری می شود. نویز مؤثر بستگی به دامنه و طول پالس نویز دارد. سطح نویز ورودی را می توان با افزایش طول یا دامنه پالس نویز افزایش داد. در این آزمایش، سطح نویز ورودی را با تغییر دامنه آن تغییر می دهیم. شکل ۱۸ بهره نویز واحد را در ۱ ولت برای ۴۵ نانومتر نشان می دهد. با توجه به نتایج ارائه شده، بیشترین مقدار بهره نویز واحد به تمام جمع کننده 10T تعلق دارد.

با توجه به کوچک شدن ابعاد ترانزیستورها با پیشرفت فنّاوری، تجزیه و تحلیل تغییرات فرآیند مدارها ضروری است. بنابراین، شبیهسازیهای مونتکارلو با در نظر گرفتن تغییرات فرآیند، ولتاژ تغذیه و دما (PVT) در فرکانس ۱۰۰ مگاهرتز، ولتاژ تغذیه ولت و خازنهای بار ۲/۱ فمتو فاراد در خروجیهای تمام جمع کنندههای موردبحث انجام گرفت تا استحکام مدارهای مذکور در برابر تغییرات یاد شده تأیید شود.

<sup>1</sup> Unity Noise Gain



شکل ۱۶: تأخیر، توان و PDP سلولهای تمام جمع کننده در فناوری ۴۵ نانومتر برحسب تغییرات درجه حرارت Figure 16. Delay, power and PDP of full adder cells in 45 nm technology in terms of temperature changes



شکل ۱۷: مقادیر تأخیر و توان مصرفی تمام جمع کنندههای مبتنی بر GDI در دماهای مختلف در فناوری ۴۵ نانومتر Figure 17. Delay and power consumption values of GDI-based full adders at different temperatures in 45nm technology



شکل ۱۸: بهره نویز واحد برحسب ولت در فناوری ۴۵ نانومتر برای ولتاژ تغذیه ۱ ولت Figure 18. Unity noise gain in 45nm technology for 1V supply voltage

نتایج شبیهسازی مونتکارلو با در نظر گرفتن ۱۰۰۰ اجرا برای تمام جمع کنندههای GDI مورد بحث در این پژوهش در جدول ۵ نشان داده شده است و مقادیر بهتر برای توزیع توان و تأخیر بهصورت پررنگ مشخص شده است. در این جدول، مقدار π/۵ حساسیت مدارها به تغییرات فرآیند [۲۲] را اندازه گیری می کند که μ و σ به ترتیب میانگین و انحراف استاندارد را نشان میدهند. مداری که مقدار π/۵ بیشتری دارد نشاندهنده تغییرات کمتری با تغییرات فرآیند است. از مقدار π/۵ محاسبهشده، مشاهده می شود که جمع کننده IDesign1 دارای تغییر بیشتری در توزیع توان است و تمام جمع کننده IT دارای تغییر کمتری در توزیع توان است. همچنین از مقدار π/σ محاسبهشده، مشاهده می شود که جمع کننده IDesign2 دارای تغییر بیشتری در توزیع تأخیر است.

	Table 5. Monte Carlo simulation results for power distribution and delay of GDI-based full adders									
	تأخير					توان				ساختار
μ/σ	انحراف معيار	میانگین	حداكثر	حداقل	μ/σ	انحراف معيار	میانگین	حداكثر	حداقل	
	(پيكو ثانيه)	(پيكو ثانيه)	(پيكو ثانيه)	(پيكو ثانيه)		(ميكرو وات)	(ميكرو وات)	(ميكرو وات)	(ميكرو وات)	
۰/۴۳	۳۰۸/۹۴	١٣٣/١٣	۵•۹۵/۹	54/15	١/١١	१•/९९	17/78	119/40	١/١٨	10T
•/٢٩	۵۷۶/۲۱	<b>١</b> ۶٩/٩•	6.01/4	۴۸/۹۹	1/18	۱۰/۴۵	17/47	٨۴/٩١	١/۵٨	11T
3/14	18/39	81/48	889/81	37/V1	۰/۴۶	8/98	٣/٢٣	٨۵/١٣	٠/١۶٩	Design1
۰/۱۶	318/14	57/20	۱۰۰۰۳/۶	26/02	۰/۵۴	٨/١۵	۴/۴۵	<b>29/1</b> Y	•/•٩٧	Design2
٠/١٨	**9/*•	۸۲/۱۸	1.181/4	۳۴/۰۵	٠/۴٩	٩/٩٨	۴/٩۶	٩٠/٨٨	•/149	Design3

جدول ۵: نتایج شبیهسازی مونتکارلو برای توزیع توان و تأخیر تمام جمع کنندههای GDI به البا based GDI میرامه مور میناند میروند میروند و تاخیر تمام جمع کنندههای GDI م

در جدول ۶ خلاصه نتایج بهدستآمده برای تجزیه و تحلیلهای مختلف از قبیل تأثیر تغییرات بار خازنی، تغییرات ولتاژ تغذیه، تغییرات دما، حساسیت در برابر تغییرات فرآیند، مصونیت در برابر نویز و سوئینگ خروجی تمام جمع کنندههای مبتنی بر منطق GDI نشان داده شده است. در این جدول طرحهای تمام جمع کننده از کمترین مقدار تا بیشترین مقدار مرتب شدهاند. این جدول میتواند راهنمای عملی خوب برای طراحان در انتخاب ساختار مناسب تمام جمع کنندههای GDI بر اساس نیازهایشان در رابطه با مصالحههای طراحی باشد.

1 a0	ie o. Compa	ison of full a	uuers baseu	on ODI memou base	eu on unierent parameters	
بيشترين مقدار				كمترين مقدار		
Design3	Design1	11T	10T	Design2	تأخير انتشار	
11 <b>T</b>	10T	Design1	Design3	Design2	توان مصرفي ميانگين	تغييرات بار
11 <b>T</b>	10T	Design1	Design3	Design2	حاصلضرب تأخیر در توان	
10T	11T	Design1	Design3	Design2	تأخير انتشار	alut
11 <b>T</b>	10T	Design1	Design3	Design2	توان مصرفي ميانگين	تعييرات ولنار
11 <b>T</b>	10T	Design1	Design3	Design2	حاصلضرب تأخیر در توان	تغديه
10T	11T	Design1	Design3	Design2	تأخير انتشار	
11 <b>T</b>	10T	Design1	Design3	Design2	توان مصرفي ميانگين	تغييرات دما
10T	11 <b>T</b>	Design1	Design3	Design2	حاصلضرب تأخیر در توان	
Design2	Design3	11T	10T	Design1	تأخير انتشار	حساسیت در برابر
Design1	Design3	Design2	10T	11T	توان مصرفي ميانگين	تغييرات فرآيند
11T	10T	Design2	Design3	Design1		مصونیت در برابر نویز
Design1&Design2& Design3				10T&11T		سوئينگ ولتاژ خروجى
Design2& Design3		11T		10T& Design1		تعداد ترانزيستور

جدول ۶: مقایسه تمام جمع کنندههای مبتنی بر روش GDI بر اساس پارامترهای مختلف able 6. Comparison of full adders based on GDI method based on different paramete

#### ۴-بحث و نتیجهگیری

در این مقاله، توجه خود را به تمام جمع کننده های مبتنی بر روش GDI محدود نمودیم، مدارهایی که معمولاً در مدارهای پرسرعت استفاده می شوند و بیشتر در معرض نویز هستند. همچنین، نویز را به صورت یک پالس و گلیچ تعریف کردیم که در ورودی گیتهای مبتنی بر GDI ظاهر می شود. تاکنون بررسی جامعی در مورد مصونیت در برابر نویز و مصونیت در برابر تغییر دمای محیط تمام جمع کننده های مبتنی بر روش GDI ارائه نشده بود و اکثر مقالات که به ارائه طرح تمام جمع کننده مبتنی بر GDI اقدام نموده اند طرح پیشنهادی خود را با سایر تمام جمع کننده ها مقایسه کرده اند که عمدتاً مبتنی بر روش GDI نیستند. تمام طرحها با استفاده از ابزار شبیه ساز ESP با فناوری ۴۵ نانومتر CMOS شبیه سازی شدند. شبیه سازیها با استفاده از خازنهای ۲/۱ فمتوفاراد به عنوان بار در خروجی های سلول های تمام جمع کننده به انجام رسیدند. در بین پنج سلول بررسی شده به نامهای T01، 111، Design1 و Besign2، سلول Design3، سلول معکرد را از لحاظ تأخیر، توان مصرفی و حاصلضرب تأخیر در توان (PDP) به ازای ولتاژهای تغذیه مختلف از خود نشان داد. همچنین این سلول به ازای تغییرات بار خازنی در محدوده ۵ تا ۷۰ فمتو فاراد بهترین عملکرد را از لحاظ تأخیر، توان مصرفی و PDP از خود نشان داد. طبق نتایج بدست آمده، سلول Design2 نسبت به سلولهای IT، ۱۱۳، اDesign1 و Design3 به ترتیب ۶۱/۶۷، ۵۵/۷۲، ۳۵/۷۶ و ۳۸/۶۷ درصد سریعتر و همچنین نسبت به موارد مذکور به ترتیب ۹۶/۲۴، ۹۶/۶۶، ۲۱/۳ و ۲۸/۲۲ درصد کم مصرفتر است. طبق بررسیهای انجام گرفته مشخص شد که مصونیت در برابر نویز تمام جمع کنندههای مبتنی بر GD نسبت به سایر تمام جمع کننده بسیار بالاتر است. تمام جمع کننده IT۱ دارای بالاترین منحنی مصونیت نویز و به دنبال آن تمام جمع کننده ما و Design1 سیار بالاتر است. تمام جمع کننده IT۱ دارای بالاترین منحنی مصونیت نویز و به دنبال آن تمام جمع کننده ا و Design2 است. از نتایج تجربی همچنین استنباط شد که طرح Design2 معلکرد قابل قبولی در طیف گستردهای از دماه بهدستآمده مشخص شد که بیشترین استنباط شد که طرح Design2 معلکرد قابل قبولی در طیف گسترده ای از دماه بهدستآمده مشخص شد که بیشترین مقدار بهره نویز واحد به تمام جمع کننده ای بهترین عملکرد را دارد. با توجه به نتایج بهدستآمده مشخص شد که بیشترین مقدار بهره نویز واحد به تمام جمع کننده IDT تعلق دارد. تجزیه و تحلیل مونت کارلو با معکرار برای تمامی تمام جمع کنندههای مبتنی بر روش GDI انجام شد و از مقدار م<sup>(</sup>م محاسبه شده، مشاهده شد که جمع کننده IDesign1 دارای تغییر بیشتری در توزیع توان است و تمام جمع کننده ITI دارای تغییر کمتری در توزیع توان است. جمع کننده IDesign3 دارای تغییر کمتری در توزیع توان است و تمام جمع کننده ITI دارای تغییر کمتری در توزیع تأخیر است جمع کننده IDesign4 دارای تغییر کمتری در توزیع توان است و تمام جمع کننده ITI دارای تغییر کمتری در توزیع توان است و تمام جمع کننده IDesign4 دارای تغییر کمتری در توزیع توان است و تمام جمع کننده III دارای تغییر کمتری در توزیع تأخیر است.

#### مراجع

- [1] M. Sayyaf, A. Ghasemi, R. Hamzehyan, "Design of Low Power Single-Bit Full-Adder Cell Based on Pass-Transistor Logic," Journal of Southern Communication Engineering, Articles in Press, Accepted Manuscript, Available Online from 14 July 2022, doi: 10.30495/jce.2022.692834 (in Persian).
- [2] T. Rashedzadeh, S. M. A. Riyazi, N. Cheraghi Shirazi, "Analysis of the effect of changes of FINs Architectural on FINFET Drain current and on Average Power Dissipation and Propagation Delay in the Hybrid-CMOS full adder," Journal of Southern Communication Engineering, vol. 10, no. 40, pp. 25-36, July 2021, (in Persian).
- [3] A. Baghi Rahin and V. Baghi Rahin, "Ultra low voltage and low power 4-2 compressor using FinFET transistors," *Journal of Intelligent Procedures in Electrical Technology (JIPET)*, vol. 9, no. 33, pp. 25-36, May 2018, dor: 20.1001.1.23223871.1397.9.33.3.2.
- K. L. Shepard, "Design methodologies for noise in digital integrated circuits," *Proceedings 1998 Design and Automation Conference. 35th DAC. (Cat. No.98CH36175)*, 1998, pp. 94-99, doi: 10.1145/277044.277062.
- [5] N. Eshraghian, and K. Weste, Principles of CMOS VLSI Design. A System Perspective. Reading, MA: Addison-Wesley., 1993
- [6] SIA National Technology Roadmap for Semiconductors. SE-MATECH, Inc., 1997.
- [7] A. Baghi Rahin and V. Baghi Rahin, "A New 2-input CNTFET-Based XOR Cell With Ultra-Low Leakage Power For Low-Voltage and Low-Power Full Adders," *Journal of Intelligent Procedures in Electrical Technology (JIPET)*, vol. 10, no. 33, pp. 13-22, May 2019, dor: 20.1001.1.23223871.1398.10.37.2.6.
- [8] A. B. Rahin, A. Kadivarian and V. B. Rahin, "Design of a Full Swing 20-Transistors Full Adder Cell based on CNTFET with High Speed and Low PDP," *30th International Conference on Electrical Engineering* (*ICEE*), 2022, pp. 546-550, doi: 10.1109/ICEE55646.2022.9827050.
- [9] A. Baghi Rahin and V. Baghi Rahin, "FinFET-based Full Adder using SDTSPC Logic with High Performance," *International Journal of Mechatronics Electrical and Computer Technology (IJMEC)*, vol. 10, no. 38, pp. 4773-4778, 2020.
- [10] A. Baghi Rahin, A. Kadivarian and V. Baghi Rahin, "CNTFET-based Full Adder with Ultra Low-Power and PDP for Mobile Applications," 5th Conference on Technology In Electrical and Computer Engineering (ETECH 2020), 2020.

- [11] A. Baghi Rahin, A. Kadivarian, S. Naseri Akbar and V. Baghi Rahin, "High-Speed and Low-Voltage 16-T Dynamic Full Adder Cell Based on FinFET Transistors," *International Conference on New Researches and Technologies in Electrical Engineering (ICNRTEE)*, At: University of Science and Culture (USC), Tehran, Iran, 2023.
- [12] L. Abdelaziz, B. Khaled and G. Mustapha, "Design, Analysis and Optimization of CMOS Full Adder Based FinFET 10 nm," 13th International Symposium on Advanced Topics in Electrical Engineering (ATEE), Bucharest, Romania, 2023, pp. 1-5, doi: 10.1109/ATEE58038.2023.10108377.
- [13] A. Sadeghi, R. Ghasemi, H. Ghasemian and N. Shiri, "High Efficient GDI-CNTFET-Based Approximate Full Adder for Next Generation of Computer Architectures," in *IEEE Embedded Systems Letters*, vol. 15, no. 1, pp. 33-36, March 2023, doi: 10.1109/LES.2022.3192530.
- [14] P. -M. Lee, C. -H. Hsu and Y. -H. Hung, "Novel 10-T full adders realized by GDI structure," 2007 International Symposium on Integrated Circuits, Singapore, 2007, pp. 115-118, doi: 10.1109/ISICIR.2007.4441810.
- [15] G. Park and Y. Kim, "Low Power Gate Diffusion Input Full Adder using Floating Body," 2021 18th International Soc Design Conference (ISOCC), Jeju Island, Korea, Republic of, 2021, pp. 337-338, doi: 10.1109/ISOCC53507.2021.9613966.
- [16] I. Hassoune, D. Flandre, I. O'Connor and J. -D. Legat, "ULPFA: A New Efficient Design of a Power-Aware Full Adder," in *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 57, no. 8, pp. 2066-2074, Aug. 2010, doi: 10.1109/TCSI.2008.2001367.
- [17] A. Morgenshtein, A. Fish and I. A. Wagner, "Gate-diffusion input (GDI): a power-efficient method for digital combinatorial circuits," in *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 10, no. 5, pp. 566-581, Oct. 2002, doi: 10.1109/TVLSI.2002.801578.
- [18] R. Uma and P. Dhavachelvan, "Modified Gate Diffusion Input Technique: A New Technique for Enhancing Performance in Full Adder Circuits," *Procedia Technology*, vol. 6, pp. 74-81, 2012, doi:10.1016/j.protcy.2012.10.010.
- [19] V. Foroutan, M.R. Taheri, K. Navi and A. Azizi Mazreah, "Design of two Low-Power full adder cells using GDI structure and hybrid CMOS logic style," *Integration, the VLSI journal*, vol. 47, no. 1, 2014, pp. 48-61, doi: 10.1016/j.vlsi.2013.05.001.
- [20] M. Shoba and R. Nakkeeran, "GDI based full adders for energy efficient arithmetic applications," *Engineering Science and Technology, an International Journal*, vol. 19, no. 1, pp. 485-496, 2016, doi: 10.1016/j.jestch.2015.09.006.
- [21] J. M. Rabey, A. Chandrakasan, and B. Nikolic, Digital Integrated Circuit, A Design Perspective, Englewood Cliffs, NJ: Prentice Hall, 2002.
- [22] A. Morgenshtein, V. Yuzhaninov, A. Kovshilovsky and A. Fish, "Full-Swing Gate Diffusion Input logic— Case-study of low-power CLA adder design," *Integration, the VLSI journal*, vol. 47, no. 1, pp. 62-70, 2014, doi: 10.1016/j.vlsi.2013.04.002.
- [23] J. Shrivas, S. Akashe and N. Tiwari, "Design and performance analysis of 1 bit full adder using GDI technique in nanometer era," *World Congress on Information and Communication Technologies*, 2012, pp. 822-825, doi: 10.1109/WICT.2012.6409188.
- [24] G. A. Katopis, "Delta-I noise specification for a high-performance computing machine," in *Proceedings* of the IEEE, vol. 73, no. 9, pp. 1405-1415, Sept. 1985, doi: 10.1109/PROC.1985.13301.
- [25] G. Balamurugan and N. R. Shanbhag, "The twin-transistor noise-tolerant dynamic circuit technique," in IEEE Journal of Solid-State Circuits, vol. 36, no. 2, pp. 273-280, Feb. 2001, doi: 10.1109/4.902768.

#### COPYRIGHTS

©2024 by the authors. Published by the Islamic Azad University Bushehr Branch. This article is an openaccess article distributed under the terms and conditions of the Creative Commons Attribution 4.0 International (CC BY 4.0) <u>https://creativecommons.org/licenses/by/4.0</u>

