https://doi.org/10.30495/jce.2024.2000184.1235

Vol. 14/ No. 54/Winter 2025

Research Article

[Efficient Design of Parity-Preserving Reversible Non-Restoring Divider](https://doi.org/10.30495/jce.2024.2000184.1235)

Mohammad Talebi, Ph.D. Student¹ D| Mohammad Mosleh, Associate Professor^{2*} D| Mohsen Chekin, Assistant Professor³

¹Department of Computer Engineering, Dezful Branch, Islamic Azad University, Dezful, Iran, mtalebi@iaud.ac.ir

²Department of Computer Engineering, Dezful Branch, Islamic Azad University, Dezful, Iran, Mohammad.Mosleh@iau.ac.ir

³Department of Computer Engineering, Dezful Branch, Islamic Azad University, Dezful, Iran, Chegin@iaud.ac.ir

Correspondence Mohammad Mosleh, Associate Professor of Computer Engineering, Dezful Branch, Islamic Azad University, Dezful, Iran, Mohammad.Mosleh@iau.ac.ir

Received: 31 October 2023 **Revised:** 1 January 2024 **Accepted:** 15 January 2024

Abstract

One of the basic challenges in high-density integrated circuits is loss of power consumption, which is caused by presence of transistors in circuits and causes the temperature of the circuit to increase. The design of digital circuits in a reversible way can be used as one of efficient approaches to solve this challenge. In addition, the design of parity-preserving reversible circuits can be very effective in detecting faults in circuits. Dividers are used as one of the most widely used circuits in digital computing systems. Divider circuits include an adder, a multiplexer and two sequential register and parallel-in to parallel-out left shift register circuits. This paper is presented a new and efficient design of a parity-preserving reversible non-restoring divider. For this purpose, first, a parity-preserving reversible D-latch is proposed. second, a parity-preserving reversible n-bit register is presented using the proposed reversible D-latch. Third, a parity-preserving reversible (n+1) bit shift register using the proposed reversible D-latch and other reversible gates is proposed. Finally, a parity-preserving reversible n bit divider is developed based on the non-restoring algorithm. The results of comparisons show that the proposed circuit is superior in terms of evaluation criteria of reversible circuits such as quantum cost, number of constant inputs and number of garbage outputs compared to previous works.

Keywords: Divider, non-restoring algorithm, Parity-preserving reversible circuit, Quantum computing, Reversible logic.

Highlights

- Proposing a reversible D-latch memory with parity preserving ability.
- Introducing a reversible register with parity preserving ability.
- Providing a parity preserving reversible left-shift register with parallel load capability (PIPO).
- Development of an efficient parity preserving reversible non-restoring divider using the proposed circuits.

Citation: [M. Talebi, M. Mosleh, and M. Chegin, "Efficient Design of Parity-Preserving Reversible Non-Restoring](https://doi.org/10.30495/jce.2024.2000184.1235) Divider," *[Journal of Southern Communication Engineering](https://doi.org/10.30495/jce.2024.2000184.1235)*, vol. 14, no. 54, pp. 17–34, 2025, [doi:10.30495/jce.2024.2000184.1235,](https://doi.org/10.30495/jce.2024.2000184.1235) [\[in Persian\].](https://doi.org/10.30495/jce.2024.2000184.1235)

یکی از چالشهای اساسی در مدارات مجتمع پرتراکم، اتالف توان مصرفی

مقاله پژوهشی

[طراحی کارآمد تقسیمکننده](https://doi.org/10.30495/jce.2024.2000184.1235) غیربازیابی برگشتپذیر با قابلیت حفظ توازن | **محمد مصلح [1](https://orcid.org/0009-0002-4449-3778) محمد طالبی** | **محسن چکین * 2 3**

چکیده

1 گروه مهندسی کامپیوتر، واحد دزفول ، دانشگاه آزاد اسالمی، Mtalebi@iaud.ac.ir **،ایران ،دزفول**

2 گروه مهندسی کامپیوتر، واحد دزفول، دانشگاه آزاد اسالمی، Mohammad.Mosleh@iau.ac.ir **، ایران ،دزفول**

است که به واسطه وجود ترانزیستورها در مدارات ایجاد میشود و موجب میگردد دمای مدار افزایش یابد. طراحی مدارات دیجیتال به شیوه برگشتپذیر میتواند به عنوان یکی از رویکردهای کارآمد برای رفع این چالش به کار گرفته شود. عالوه بر این، طراحی مدارات برگشتپذیر با قابلیت حفظ توازن میتواند در تشخیص اشکاالت در مدارات بسیار مؤثر باشد. تقسیمکنندهها به عنوان یکی از مدارات پرکاربرد در سیستمهای محاسباتی دیجیتال مورد استفاده قرار میگیرند. مدارات تقسیم کننده متشکل از واحدهای پایهای جمعکننده، مالتی پلکسر و دو مدار ترتیبی ثبات و ثبات شیفت به چپ با قابلیت بار شدن موازی هستند. این مقاله یک طراحی جدید و کارآمد از تقسیمکننده غیربازیابی برگشتپذیر با قابلیت حفظ توازن ارائه میکند. برای این منظور در ابتدا یک نگهدارنده حالت نوع D برگشتپذیر با قابلیت حفظ توازن پیشنهاد شده است. سپس یک ثبات n بیتی برگشتپذیر با قابلیت حفظ توازن با استفاده از نگهدارنده حالت برگشتپذیر پیشنهادی ارائه گردیده است. در ادامه یک شیفت ثبات +1n بیتی برگشتپذیر با قابلیت حفظ توازن با استفاده از نگهدارنده پیشنهادی و سایر دروازههای برگشتپذیر پیشنهاد شده است. در نهایت تقسیمکننده برگشتپذیر n بیتی با قابلیت حفظ توازن بر اساس الگوریتم غیربازیابی توسعه یافته است. نتایج حاصل از مقایسهها نشان میدهند مدار پیشنهادی از لحاظ معیارهای ارزیابی مدارات برگشتپذیر همچون هزینه کوانتومی، تعداد ورودیهای ثابت و تعداد خروجیهای زائد در مقایسه با کارهای پیشین برتری دارند.

کلیدواژهها: تقسیمکننده، الگوریتم با روش غیربازیابی، محاسبات کوانتومی، منطقبرگشتپذیر، مدار برگشت پذیر با قابلیت حفظتوازن

https://doi.org/10.30495/jce.2024.2000184.1235

-1 مقدمه

امروزه یکی از چالشهای مهم در توسعه مدارهای مجتمع پرتراکم مسئله اتالف توان است که موجب افزایش دمای مدارات شده که این مسئله به عنوان یک نگرانی اساسی در طراحی مدارهای کالسیک به شمار میرود. از این رو طراحی مدارها در ابعاد نانو ز اهمیت ویژهای برخوردار است [۱-۳]. طراحی مدارها با استفاده از منطق برگشتپذیر ^۱ میتواند بر چالش اساسی توان مصرفی فائق آمده و نیز به سبب قابلیت پیادهسازی کوانتومی، پیچیدگی و تراکم مدارها را نیز به میزان قابل توجهی کاهش دهد [۴].

¹ reversible

3 گروه مهندسی کامپیوتر، واحد دزفول، دانشگاه آزاد اسالمی، Chegin@iaud.ac.ir **،ایران ،دزفول نویسنده مسئول * محمد مصلح، دانشیار، گروه مهندسی کامپیوتر، واحد دزفول، دانشگاه آزاد اسالمی، دزفول، ایران ،** Mohamma[d.Mosleh@iaud.ac.ir](mailto:Mosleh@iaud.ac.ir) **تاریخ دریافت: 9 آبان 1402 تاریخ بازنگری: 11 دی 1402 تاریخ پذیرش: 25 دی 1402**

بنابراین در آینده نزدیک شاهد بهرهگیری گسترده از منطق برگشتپذیر و محاسبات کوانتومی در طراحی مدارهای دیجیتال خواهیم بود [۵٫ ۶]. علاوه بر این، به منظور طراحی مدارات محاسباتی با قابلیت تحملپذیری خطا، می توان از مدارهای ¹ برگشتپذیر با قابلیت حفظ توازن استفاده کرد]7[.

لاندور ^۲ در سال ۱۹۶۱ ثابت کرد که در محاسبات کلاسیک امروزی، بابت هر بیت از اطلاعات که از بین میرود، به میزان 2KTLn2 ژول انرژی به صورت انرژی گرمایی آزادمیشود،که K به ثابت بولتزمن و T به دمای مطلق محیط اشاره دارد]8[. در سال ،1965 مور 3 نظریه اینکه افزایش صددرصدی تعداد ترانزیستورها در حدود هر 18 ماه موجب تولید حرارت و اتالف انرژی میشود و چالشی با اهمیت در طراحی مدارهای مجتمع خواهد شد را ارائه داد [۹]. در سال ۱۹۷۳، بنت۴ پیشنهاد داد که استفاده از منطق برگشت پذیر باعث کاهش توان مصرفی در مدارات خواهد شد]10[.

عملیات کوانتومی ذاتاً برگشتپذیر است و دروازههای برگشتپذیربا قابلیت حفظ توازن فاکتورهای با اهمیتی در طراحی مدارهای برگشتپذیر هستند. همچنین ویژگی قابلیت حفظ توازن با استفاده از دروازههایی که قابلیت حفظ توازن دارند با مقایسه حفظ توازن بین ورودیها و خروجی ها به تشخیص خطاهای محاسباتی دائمی و گذرا در مدارهای برگشتپذیر کمک می کند. بنابراین طراحیهای دروازههای برگشتپذیر باقابلیت حفظ توازن از احتمال بروز خطاهای محاسباتی کم میکند]11[. مدارات تقسیمکننده به عنوان یکی از بخشهای اساسی واحدهای محاسباتی دیجیتال محسوب میشوند. تقسیمکنندهها می توانند با ٔستفاده از یکی از رویکردهای بازگردانی^۵ و یا غیربازیابی^۶ عملیات تقسیم را انجام دهند [۱۲]، که شامل مجموعهای از عملیاتهای جابجایی، تفریق و جمع هستند. از این رو مدارات تقسیمکننده از واحدهایی ترتیبی همچون ثبات، شیفت ثبات و نیز واحدهای ترکیبی همچون جمع کننده و مالتیپلکسر تشکیل شده است. در سال ،2009 نایم و همکارانش اولین طرح تقسیمکنندهی n بیتی برگشت پذیر را برای انجام عملیات تقسیم در بازه اعداد صحیح مثبت با بهرهگیری از الگویتم غیربازیابی ارائه نمودند]13[. در طراح ارائه شده مالتیپلکسر n بیتی، ثبات برگشتپذیر n بیتی و ثبات شیفت به چپ +1n بیتی بر مبنای گیت FRG٪ و از گیت جمع کننده برگشتپذیر MTSG و گیت TS-3 برای طراحی جمعکننده موازی برگشتپذیر n+1 بیتی استفاده شده است. در تقسیمکننده ارائه شده ورودیهای ثابت برابر 11 + n،10 خروجیهای زائد برابر +18n11 و هزینه ی کوانتومی برابر 50+61n است. اگرچه تقسیمکننده ارائه شده برگشتپذیر است ولیکن از قابلیت حفظ توازن^ برخوردار نیست. در سال ،2011 دستان و حقپرست برای اولین بار یک تقسیمکننده n بیتی برگشتپذیر غیربازیابی با قابلیت حفظ توازن را ارائه نمودند [۱۴]. در این مقاله، دو طراحی متفاوت با استفاده از حافظه نگهدارنده حالت^۹ و بدون استفاده از حافظه نگهدارنده حالت ارائه شده است. در ساختار ارائه شده با استفاده از گیتهای FRG و DFG' و با پیشنهاد گیتهای متنوع برگشتپذیر، یک مدار جمع کننده +1n بیتی و یک ثبات شیفت به چپ +1n بیتی پیشنهاد شده است. طراحی اول شامل +14n11 ورودی ثابت، +18n12 خروجی زائد و هزینهی کوانتومی +60n75 است. رویکرد دوم نیز دارای +12n11 ورودی ثابت، +16n12 خروجی زائد و هزینهی کوانتومی +53n75 است. در سال ،2016 بابو و همکارانش یک تقسیمکننده غیربازیابی برگشتپذیر ممیز شناور n بیتی با قابلیت حفظ توازن ارائه نمودند [۱۵]. در طراحی تقسیمکننده معرفی شده، با ارائه گیتهای برگشتپذیر ^{۱۱} از پیش طراحی شده و استفاده از گیت DFG یک ثبات شیفت به چپ برگشت پذیر +1n بیتی، و با ارائه یک تمام جمع کننده تحمل و استفاده از گیت DFG یک جمع کننده موازی +1n بیتی برگشت پذیر طراحی شده است. ¹² پذیر خطا با عنوان NFTFAG تقسیمکننده معرفی شده دارای 17 + n10 ورودی های ثابت، 17 + n12 خروجیهای زائد و هزینهی کوانتومی 69 + n67 است. در سال ،2022 طالبی و همکارانش یک تقسیمکننده n بیتی ممیز شناور برگشت پذیر با قابلیت حفظ توازن پیشنهاد نمودند

- ¹ parity-preserving
- Landauer
- ³ Moore
- ⁴ Bennett 5 restoring
- ⁶ non-restoring
- ⁷ Fredkin Gate
- parity-preserving
- ⁹ Latch
- ¹⁰Double Feynman Gate
- ¹¹ reversible gates
- ¹² New Fault Tolerant Full Adder Gate

]16[. در این تقسیمکننده طراحیهای کارامدی برای واحدهای سازنده آن شامل جمع کننده، ثبات شیفت به چپ و ثبات n بیتی صورت گرفته است. در این تقسیمکننده با ارائه یک جمعکننده برگشت پذیر و یک ثبات شیفت به چپ بر اساس گیتهای برگشتپذیر FRG، DFG و یک نگهدارنده حالت پیشنهادی ارائه گردیده است. مدار پیشنهادی شامل 18 + n13 ورودی های ثابت، 18 + n15 خروجیهای زائد وهزینهی کوانتومی برابر 68 + n66 است. در این مقاله به ارائه یک تقسیمکننده برگشتپذیر با قابلیت حفظ توازن بر اساس رویکرد غیربازیابی پرداخته میشود که در آن اصول طراحی برگشتپذیر به درستی رعایت شده است. ایده ها و نوآوریهای این مقاله به شرح زیر هستند:

- ¹ برگشت طراحی یک نگهدارنده حالت نوع D پذیر تک بیتی کارآمد با قابلیت حفظ توازن
- ارائه یک ثبات n بیتی برگشتپذیر با استفاده از نگهدارنده حالت نوع D پیشنهادی با n ورودی ثابت، n خروجی زائد و هزینه کوانتومی برابر n6
- پیشنهاد یک ثبات شیفت به چپ با قابلیت بار موازی^۲ برگشتپذیر با قابلیت حفظ توازن با استفاده از همافزایی حافظه نگهدارنده حالت D پیشنهادی و گیتهای برگشتپذیر FRG و DFG

• توسعه یک تقسیمکننده برگشتپذیر غیربازیابی کارآمد با قابلیت حفظ توازن به کمک مدارات پیشنهاد شده

مقاله به صورت ذیل سازماندهی شده است: در بخش دوم اصول منطق برگشتپذیر و روش تقسیم اعداد به شیوه غیربازیابی پرداخته میشود. در بخش سوم، به توسعه یک تقسیم کننده برگشت پذیر با قابلیت حفظ توازن به کمک تکنیک تقسیم غیربازیابی پرداخته میشود. در بخش چهارم، به ارزیابی و مقایسه طرحهای پیشنهادی با کارهای پیشین میپردازد. در آخر، مقاله با بخش نتیجهگیری خاتمه مییابد.

2–منطق برگشتپذیر و روش تقسیم اعداد

در این بخش در ابتدا به بیان مفاهیم پایهای در منطق برگشتپذیر شامل مفهوم برگشتپذیری، دروازههای برگشتپذیر و نمایشهای کوانتومی دروازههای برگشتپذیر پرداخته میشود. در ادامه به معرفی تقسیم بر اساس الگوریتم غیربازیابی پرداخته خواهد شد.

دروازهای برگشتپذیر است که یک نگاشت یک به یک بین ورودی ها و خروجیهای آن برقرار باشد؛ به عبارتی هرخروجی به طور منحصر به فرد به یک ورودی منتسب شود],17 18[. یک دروازه برگشتپذیر دارای قابلیت حفظ توازن است اگر بین ورودی و $\{I_1\oplus I_2\oplus...\oplus I_n\}$ دروازه برگشت پذیر n×n با بردار ورودی $\{I_1,I_2...I_n\}$ و بردار خروجی $\{Q_1,Q_2...Q_n\}$ ا ${\bf \Theta}$ س-1 ${\bf \Theta}$ 0ء ${\bf \Theta}$ ={O ${\bf \Theta}$ و ${\bf \Theta}$ اء برقرار باشد ${\bf \mathsf{Y}}$. 19 1−19. مدارهای برگشتپذیر با قابلیت حفظ توازن قادر به شناسایی ${\bf \Theta}$ اشکاالت در سطح مدار برگشتپذیر است]29-22[.

برخی از معیارهای مهم جهت ارزیابی مدارهای برگشتپذیر به شرح زیر هستند:

تعداد ورودیهای ثابت شامل ورودیهای تنظیم شده مدار برگشتپذیر با مقادیر ثابت صفر و یا یک ، تعداد خروجی زائد شامل خروجیهای بالاستفاده هستند و به عنوان ورودی به سایر دروازه های برگشت پذیر استفاده نمیشود. هزینه کوانتومی شامل ³ هزینه کوانتومی یک مدار برگشت پذیر به مجموع دروازه های برگشت پذیر 2×2 و دروازههای کنترلی V و †V، فینمن (CNOT) و دروازه 1×1 وارونگر (NOT (که میتوان هزینه آن را نادیده گرفت، و سایر دروازههای کوانتومی در نظر گرفته میشود],30 31[. تاخیر عامل مهمی در طراحی مدارهای متوالی است، تعداد انجام مراحل از ورودی به خروجی در یک مدار کوانتومی را عمق مدار گویند و به این ترتیب تاخیر ورودی به خروجی یک مدار کوانتومی متناسب با عمق مدار است]32[.

-1-2 دروازههای پایه

- دروازه وارونگر کوانتومی(NOT (:

یک دروازه کوانتومی 1×1 با هزینه کوانتومی برابر با یک می باشد که نمایش کوانتومی آن در شکل 1 نشان داده شده است]31[.

- ¹ D-Latch
- ² Parallel-In Parallel-Out (PIPO)
- ³ Feynman Gate

$$
A \longrightarrow P = A'
$$

شکل:1 نمایش کوانتومی دروازه NOT[31] Figure 1: quantum realization of NOT gate [31]

†V - دروازههای کنترل شونده Vو :

دروازههای کوانتومی ۲×۲ با هزینه کوانتومی یک و تاخیر V برابر یک و †V برابر ∆۲ هستند [۳۲]که نمایش کوانتومی آنها در شکل2 نشان داده شده است],31 35-33[. همانطوری که مالحظه میشود، زمانی که خط کنترل A برابر صفر باشد ورودی بدون تغییر به خروجی منتقل میشود؛ اگر ورودی کنترل A برابر با یک باشد، دروازههای کنترل شونده V-Controlled و V† †V -Controlled به ترتیب بصورت خروجیهای (B(V و (B(به خروجی ارسال میشوند.

شکل ۲: نمایش کوانتومی (الف) دروازه کنترلیV ، (ب) دروازه کنترلی V | ۷۱, ۳۵-۳۳] Figure 2: quantum realization of (a) Controlled-V gate and (b) Controlled-V[†] gate [31,33-35]

گر V و V به ترتیب مبین ماتریس،های دروازههای کنترل شونده Controlled-V و †Controlled-V باشند آنگاه روابط زیر برقرار است],36 37[.

 $V \times V = NOT$ (1) (\mathbf{Y}) $V^{\dagger} \times V = V \times V^{\dagger} = I$ (\mathfrak{t}^*) $V^{\dagger} \times V^{\dagger} = NOT$

- دروازه برگشتپذیرDFG:

یک دروازه برگشتپذیر 3×3 با قابلیت حفظ توازن است که دارای هزینه کوانتومی برابر دو و تاخیر آن برابر 2 است. نمایش کوانتومی در شکل3 و درستی آن در جدول1 نمایش داده شده است]19[.

شکل۳: دروازه برگشتپذیر DFG: (الف) بلوک دیاگرام و (ب) مدار کوانتومی [۱۹] Figure 3: reversible DFG gate (a) block diagram and (b) quantum realization [19]

- دروازه برگشتپذیرFRG:

یک دروازه برگشت پذیر 3×3 با قابلیت حفظ توازن است که دارای هزینه کوانتومی برابر پنج و تاخیر برابر4 است. نمایش کوانتومی در شکل4 و درستی آن در جدول2 نمایش داده شده است]38[.

شکل؟: دروازه برگشت پذیر FRG: (الف) بلوک دیاگرام و (ب) مدار کوانتومی [۳۸] Figure 4: reversible FRG gate (a) block diagram and (b) quantum realization [38]

جدول:2 جدول درستی دروازه FRG Table 2: truth table of the FRG gate

ورودى			فروجى		

- دروازه برگشتپذیر BHPF 1

یک بلوک برگشتپذیر 4×4 با قابلیت حفظ توازن است که هزینه کوانتومی آن برابر سه و تاخیر آن برابر 3 است. نمایش

شکل2: دروازه برگشتپذیر BHPF: (الف) بلوک دیاگرام و (ب) مدار کوانتومی [۲۴] Figure 5: reversible BHPF gate (a) block diagram and (b) quantum realization [24]

جدول:3 جدول درستی بلوک دیاگرامBHPF

¹ Bolhassani Haghparast Parity-Preserving Full-adder (BHPF)

- بلوک برگشتپذیر 1TMB 1 :

یک بلوک برگشتپذیر 5×5 با قابلیت حفظ توازن است که هزینه کوانتومی برابر با هشت و تاخیر 6 برخوردار است؛ نمایش کوانتومی بلوک 1TMB در شکل 6 و درستی آن در جدول 4 نشان داده شده است]16[.

شکل۶: بلوک منطقی برگشتپذیر TMB1: (الف) بلوک دیاگرام و (ب) مدار کوانتومی [۱۶] Figure 6: reversible TMB1 logical block: (a) block diagram and (b) quantum realization [16]

-**بلوک منطقی برگشتپذیر 1N** :

یک بلوک برگشتپذیر 4×4 با قابلیت حفظ توازن است که دارای هزینه کوانتومی برابر با شش و تاخیر 5 بوده و نمایش کوانتومی در شکل 7 و درستی آن در جدول 5 نشان داده شده است]39[.

¹ Talebi Mosleh Block1 (TMB1)

شکل۷: بلوک منطقی برگشتپذیر N1: (الف) بلوک دیاگرام و (ب) مدار کوانتومی [۳۹] Figure 7: reversible N1 logical block: (a) block diagram and (b) quantum realization [39]

-2-2 الگوریتم تقسیمکننده غیربازیابی

عمل تقسیم به عنوان یکی از عملیاتهای مهم و با پیچیدگی باال در سیستمهای محاسباتی محسوب میشود. یکی از متداولترین الگوریتمهای تقسیم، الگوریتم غیربازیابی است]13[. روش کار در این الگوریتم به اینصورت است که پس از عملیات شیفت به چپ عملیات بازگردانی را میتوان از طریق معادله V+Ri2=+1Ri پیادهسازی نمود. در این تکنیک اگرنتیجه معادله منفی شد، باقیمانده جزئی سریعاً ذخیره نخواهد شد و عملیات جمع، تفریق و بازیابی به وسیله معادالت V+Ri=Ri و V-Ri2=+1Ri انجام میشود. بنابراین اگر خارج قسمت 1=qi شد، باقیمانده جزئی توسط عمل تفریق حساب میشود و اگر خارج قسمت 0=qi شود، بجای ذخیره مقدار باقیمانده جزئی یک عملیات جمع مقسوم علیه با باقیمانده جزئی انجام میشود. شکل)8(فلوچارت الگوریتم تقسیم کننده غیربازیابی را نمایش میدهد],16 40[.

-3 تقسیمکننده برگشتپذیر پیشنهادی

در این بخش به تشریح فرآیند طراحی تقسیم کننده پیشنهادی پرداخته خواهد شد. برای این منظور در ابتدا واحدهای تشکیل دهنده تقسیمکننده پیشنهادی طراحی میشوند و سپس با استفاده از اجزا طراحی شده به توسعه تقسیمکننده غیربازیابی برگشتپذیر با قابلیت حفظ توازن پرداخته میشود.

-3 -1 جمعکننده موج گونه برگشتپذیر با قابلیت حفظ توازن

در تقسیمکننده پیشنهادی از جمعکننده موج گونه +1n بیتی برگشت پذیر کارامد با قابلیت حفظ توازن که در مرجع]16[ارائه گردیده استفاده میشود که نمایش کوانتومی آن در شکل 9 نشان داده شده است.

Figure 9: parity-preserving reversible (n+1)-bit RCA adder

-3 -2 مالتی پلکسر برگشتپذیر با قابلیت حفظ توازن

یک مالتی پلکسر n بیتی برگشتپذیر با استفاده از پشت سرهم قراردادن n دروازه FRG همانند شکل 10 طراحی میشود. خطوط (An ,…2,A 1,A (A و (3B ,…2,B 1,B (B ورودیهای مالتی پلکسر و Select ورودی انتخاب آن میباشد که اگر برابر صفر باشد، خروجی مالتی پلکسر برابر A و اگر برابر یک باشد، خروجی مالتی پلکسر برابر B است. مالتی پلکسر برگشتپذیر معرفی شده فاقد ورودی ثابت، n خروجی زائد و هزینه کوانتومی برابر n5 و با فرض n برابر با یک تاخیر آن برای یک بیت مالتی پلکسر برابر 4 است]13[.

شکل:10 نمایش کوانتومی مالتی پلکسر برگشت پذیر n بیتی با قابلیت حفظ توازن Figure 10: quantum realization of parity-preserving reversible n-bit multiplexer

-3-3ثبات برگشتپذیر پیشنهادی با قابلیت حفظ توازن

¹ یکی از اجزا اساسی در مدارات تقسیم کننده ، وجود عناصر حافظه است. برای این منظور یک نگهدارنده حالت نوع D کارامد با استفاده از بلوک 1N معرفی شده در مرجع]39[طراحی میشود. بلوک برگشت پذیر نگهدارنده حالت نوع ^D پیشنهادی بر اساس بلوک برگشتپذیر 1N در شکل 11 نشان داده شده است؛ و همانطوری که در شکل مشاهده میشود، اگر خروجی P بلوک 1N به ورودی A وصل شود و مقدار ورودی B برابر با مقدار صفر شود؛ همچنین ورودی C به مقدار D ، و ورودی/خروجی D به Clk تنظیم گردند، طبق رابطه 4 و بر اساس خروجی Q بلوک فوق یک نگهدارنده حالت از نوع D بدست خواهد آمد. نگهدارنده حالت پیشنهادی دارای یک ورودی ثابت، یک خروجی زائد و هزینه کوانتومی برابر شش و تاخیر آن برابر 5 است.

 $Q_{t+1} = D.CLK + \overline{CLK}.Q_t$ (f)

شکل :11 بلوک برگشت پذیر نگهدارنده حالت نوع D پیشنهادی Figure 11: reversible block of proposed D-latch

همانطوری که در شکل 12 نشان داده شده است، ثبات n بیتی پیشنهادی با استفاده از پشت سرهم قرار دادن n بلوک نگهدارنده حالت پیشنهادی طراحی شده است. ثبات پیشنهادی دارای n ورودی ثابت، n خروجی زائد و هزینه کوانتومی برابر n6 و تاخیر آن با فرض n مساوی با یک، برای یک بیت رجیستر برابر 5 است.

شکل :12 نمایش کوانتومی ثبات n بیتی پیشنهادی با استفاده از نگهدارنده حالت نوع D برگشتپذیر پیشنهادی Figure 12: quantum realization of proposed n-bit register using proposed reversible D-latch

-4-3 ثبات شیفت به چپ با قابلیت بار موازی برگشتپذیر پیشنهادی با قابلیت حفظ توازن ثبات شیفت به چپ با قابلیت بار موازی برای ذخیره سازی موقت و همچنین تاخیر زمانی دادهها در مدار تقسیمکننده استفاده شده است. عملکرد آن به این صورت است که همه بیتها با لبه اولین کالک به صورت موازی در ثبات بارگذاری خواهند شد و بعد از عملیات شیفت همه بیتها یکباره به خروجی ارسال م یگردند. ورودیهای کنترلی SV و E بر اساس رابطه 5 عملکرد خروجی ثبات را با توجه به مقادیر ورودی توابع کنترلی در جدول 6 نشان میدهند]13[.

$$
Q_i = SV^{\dagger}.E.I_i + SV^{\dagger}.E^{\dagger}.Q_{i-1} + SV^{\dagger}.Q_i
$$

در ادامه ثبات شیفت به چپ برگشت پذیر با قابلیت بار شدن موازی و توانایی حفظ توازن با استفاده از نگهدارنده حالت نوع D پیشنهادی، دو دروازه FRG و یک دروازه DFG مطابق شکل 13 طراحی شده است. مدار پیشنهادی دارای سه ورودی ثابت، سه خروجی زائد و هزینه کوانتومی برابر 18 و تاخیر آن با فرض n مساوی با یک، برای یک بیت رجیستر شیفت به چپ برابر 15 است.

شکل:13 نمایش کوانتومی ثبات شیفت به چپ با قابلیت بار موازی برگشت پذیر با قابلیت حفظ توازن پیشنهادی Figure 13: quantum realization of proposed parity-preserving reversible PIPO left-shift register

به منظور بکارگیری مدار معرفیشده در طراحی یک سلول ثبات شیفت به چپ n بیتی، مدار ثبات شیفت پیشنهادی به صورت یک بلوک 5×5 با نام 3TMP در شکل 14 نشان داده شده است.

شکل :14 سلول تک بیتی ثبات شیفت به چپ با قابلیت بار موازی برگشتپذیر پیشنهادی با قابلیت حفظ توازن Figure 14: one-bit cell of proposed parity-preserving reversible PIPO left-shift register

به منظور طراحی یک ثبات شیفت به چپ +1n بیتی برگشتپذیر با قابلیت بار موازی و توانایی حفظ توازن، n بلوک پیشنهادی 3TMP به صورت آبشاری به یکدیگر متصل میشوند)مطابق شکل 15(. الزم به ذکر است مدار پیشنهادی داری n3 ورودی ثابت، +5n3 خروجی زائد و هزینه کوانتومی برابر +18n18 است.

 $\left(\Delta\right)$

شکل:15 ثبات +1n بیتی شیفت به چپ برگشتپذیر پیشنهادی با قابلیت بار موازی و توانایی حفظ توازن Figure 15: proposed parity-preserving reversible PIPO left-shift (n+1)-bit register

-5-3 تقسیمکننده پیشنهادی در این بخش به ارائه یک طراحی بهینه از مدار تقسیم کننده غیربازیابی برگشت پذیرn بیتی برگشت پذیر با قابلیت حفظ توازن

برای تقسیم اعداد صحیح مثبت مبتنی بر معماری معرفی شده در],13 14[پرداخته میشود. معماری تقسیمکننده برگشتپذیر بر اساس طراحی پیشنهادی در شکل،16 شامل دو مالتی پلکسر n بیتی با نام D و مالتی پلکسر +1n بیتی با نام A، ثبات شیفت به چپ با قابلیت بار موازی n بیتی باعنوان A3.TMP و ثبات شیفت +1n بیتی با عنوان D3.TMP نامگذاری شدهاند. یک ثبات n بیتی با عنوان V جهت ذخیره مقسوم علیه، یک نگهدارنده حالت D با عنوان 1N به منظور نگهداری 1S(¹S مقدار سرریزی که از سمت ثبات شیفت TMP3.A در نگهدارنده حالت N1 نگهداری می شود) و یک جمع کننده موج گونه n+1 بیتی میباشد. 1 مقادیر اولیه مالتی پلکسرهای A برابر 0=(0A.…-2Aⁿ -1An(A و 0=S(ورودی S وصل است به مالتی پلکسر A)است. مقسوم برابر با ${\rm D_{n-1}D_{n-2}...D_0}$ ، مقسوم علیه 7 برابر با ${\rm V_{N-2}...V_0}$ وکنترل برابر با صفر است. ثباتهای شیفت به چپ به ترتیب عبارتند از: خارج قسمت ؓ تقسیم کننده برابر با (IMP3.D (Q_{n-1}Q_{n-2}...Q₀₎ و باقیمانده ٔ برابر با (4n-1A_{n-2}...A_{0) I}MP3.A هستند. وقتی پالس ساعت اعمال شود: اگر 0=2SV و 1=E باشد، ورودی 1=S میشود و خروجی از مالتیپلکسر +1n بیتی A بصورت موازی در ثبات A3.TMP جایگذاری میشود. اگر 1=E و 0=1SV باشد، خروجی از مالتیپلکسر n بیتی در ثبات D3.TMP به صورت موازی جایگذاری میشود. اگر 0=E باشد هر دو ثبات شیفت به چپ عملیات شیفت را انجام میدهند. خروجی SO از ثبات شیفت به چپ n بیتی D3.TMP به SI از ثبات شیفت به چپ +1n بیتی A3.TMP وصل است. همچنین SO از خروجی ثبات A3.TMP به نگهدارنده حالت 1N وصل است. اگر واحد کنترل 1=select شود 0=E خواهد شد، و عملیات شیفت از خروجی SO از ثبات n بیتی D3.TMP به SI از ثبات +1n بیتی A3.TMP انجام خواهد شد. پس از عملیات شیفت مقدار SO از ثبات A3.TMP به نگهدارنده حالت 1N منتقل میشود و عملیات جمعکننده را تعیین میکند. خروجی نگهدارنده حالت 1N مکمل میشود، اگر خروجی نگهدارنده حالت برابر با 1 باشد سپس عملیات V + D3.TMP محاسبه میشود در غیر اینصورت اگر صفر باشد عملیات V - D3.TMP محاسبه خواهد شد و نتیجهی عملیات جمع یا تفریق به جمع کننده +1n بیتی ارسال میشود. در این روش بعد از +1n2 کالک پالس فرآیند تقسیم پایان مییابد، اگر سیگنال خروجی بلوک کنترل در مدار به 1 تغییر یابد در این شرایط اگر 0=S باشد؛ 1=2SV خواهد بود و A3.TMP باقیمانده جزئی را ذخیره میکند؛ اما اگر 1=S باشد بعد از +1n2 کالک پالس باقیمانده جزئی باید به وسیله جمع باقیمانده جزئی و خارج قسمت)جمع V با D3.TMP)بازگردانی شود. سپس با کالک بعدی وقتی 0=select باشد، متمم پر ارزشترین بیت (MSB (حاصل از محاسبه جمع کننده در بیت 0Q TMP3.D ثبات جایگذاری میشود و با کالک بعدی حاصل محاسبه جمعکننده به کم ارزشترین بیت (LSB (از ثبات A3.TMP شیفت پیدا میکند. در طراحی، از بلوک DFG برای کپیکردن سیگنال CT به دروازه FRG استفاده شده است. دروازه FRG میتواند عملگر AND را پیادهسازی کند و دو خروجی یکسان تولید کند که یکی از خروجیها به ورودی 2SV و دیگری به جمعکننده متصل

¹ dividend

² divisor

³ quotient 4 remainder

شده است. زمانیکه D3.TMP مقدار خارج قسمت را ذخیره میکند و پس از بازگردانی باقیمانده، S باید برابر صفر باشد.در شکل ،16 مدار تقسیم کننده n بیتی برگشتپذیر پیشنهادی با قابلیت حفظ توازن نشان داده شده است. در طراحی ساختار تقسیمکننده پیشنهادی از ترکیب اجزای پیشنهادشده، استفاده شده است.

شکل ۱۶: مدار تقسیمکننده غیربازیابی n بیتی برگشتپذیر پیشنهادی با قابلیت حفظ توازن Figure 16: proposed parity-preserving reversible n-bit non-restoring divider circuit

-4 مقایسه و ارزیابی

در این بخش به بررسی ارزیابی کارایی طرحهای پیشنهادی از دیدگاه معیارهای ارزیابی مدارات برگشت پذیر شامل ورودی ثابت، خروجی زائد و هزینه کوانتومی پرداخته میشود. معیارهای استفاده شده بصورت مستقل از فناوری ساخت هستند. ثبات برگشتپذیر پیشنهادی با دو ثبات برگشتپذیر ارائه شده در مراجع],41 42[مورد بررسی و مقایسه قرار گرفته است که نتایج حاصله در جدول 7 و با فرض 1=n در نمودار شکل 17 نشان داده شده است.

Table 7: comparison of proposed reversible register with previous works					
قابليت حفظ	تاخير با	تعداد ورودي ثابت	تعداد خروجى	هزينه	طراحى
توازن	$n=1, \phi$ فرض		; ائد	کوانتومے	
دار د	$5\triangle$	n	n	6n	پیشنهادی
دارد	$6\triangle$	n	$n+1$	7n	ارائه شده در مرجع [41]
ندا, د	$5\triangle$	n	$n+1$	5n	ارائه شده در مرجع [42]

جدول ۷: مقایسه ثبات برگشت پذیر پیشنهادی با کارهای پیشین

شکل :17 نمودار مقایسه ثبات برگشتپذیر Figure 17: comparison chart of reversible register

همانطور که در جدول 7 مالحظه میگردد، ثبات برگشتپذیر پیشنهادی در مقایسه با مرجع]41[از لحاظ کمتر شدن پارامترهای هزینه کوانتومی، خروجی زائد و تاخیر و در مقایسه برتری دارد و در مقایسه با مرجع]42[از لحاظ کمتر بودن پارامترهای خروجی زائد و داشتن قابلیت حفظ توازن برتری دارد.

ثبات شیفت به چپ +1n بیتی با قابلیت بار موازی برگشت پذیر پیشنهادی با چهار طرح موجود در مراجع],15-13 42[مورد ارزیابی و مقایسه قرار گرفته است که نتایج آن در جدول 8 و با فرض 1=n در نمودار شکل 18 نشان داده شده است.

قابليت حفظ	تاخير با	تعداد ورودى	تعداد خروجى	هزينه	طراحى
توازن	$n=1, \phi$ فرض	ثاىت	ز ائد	کوانتومے	
دا, د	$15\triangle$	3n	$3n + 2$	18n	ييشنهادي
ندار د	$19\triangle$	3n	$3n + 3$	18n	ارائه شده در مرجع [13]
دا, د	$16\triangle$	3n	$3n + 2$	19n	ارائه شده در مرجع [14]
دا, د	$\overline{}$	3n	$3n + 1$	22n	ارائه شده در مرجع [15]
ندار د	14 \triangle	3n	$3n + 3$	15n	ارائه شده در مرجع [42]

جدول:8 مقایسه ثبات شیفت به چپ با قابلیت بار موازی برگشتپذیر پیشنهادی با کارهای پیشین $\ddot{\text{c}}$ in PIPO left-shift register with previous $\ddot{\text{c}}$

همانطور که در جدول 8 مالحظه میشود، ثبات شیفت پیشنهادی در مقایسه با طرح ارائه شده در مرجع]13[از نظر تعداد خروجیهای زائد و تاخیر، در مقایسه با طرح ارائه شده در مرجع] 14[از لحاظ هزینه کوانتومی و تاخیر، در مقایسه با طرح ارائه شده در مرجع]15[از لحاظ هزینه کوانتومی، و نهایتاً در مقایسه با طرح ارائه شده در مرجع] 42[از لحاظ کمتر شدن خروجی زائد و داشتن قابلیت حفظ توازن برتری دارد.

در نهایت به مقایسه تقسیمکننده n بیتی برگشتپذیر پیشنهادی با طرح های ارائه شده در مراجع]16-14[پرداخته میشود. با توجه به پیچیدگی باالی مدارا تقسیمکننده، در ابتدا یک ارزیابی دقیق از اجزا تشکیل دهنده تقسیمکننده پیشنهادی در جدول 9 ارائه شده است.

شکل ۱۸: نمودار مقایسه ثبات شیفت به چپ با قابلیت بار موازی برگشتپذیر Figure 18: comparison chart of reversible PIPO left-shift register

طبق محاسبات جدول 9 تقسیمکننده n بیتی پیشنهادی دارای هزینه کوانتومی برابر +50n،66 خروجی زائد برابر +16n،12 ورودی ثابت برابر +12n10 و تاخیر برابر 98 میباشد. نتایج حاصل از مقایسه تقسیمکننده پیشنهادی با طراحیهای ارائه شده در مراجع]16-14[در جدول 10 و با فرض 1=n در نمودار شکل 19 نشان داده شده است.

Table 9: comparison results of proposed reversible divider with previous works					
قابلىت حفظ توازن	تاخير با	ورودى	خروجي زائد	ھزینه کوانتومے	طر ح
	فرض n=1	ثابت			
دار د	98 \triangle	$10n+12$	$12n+16$	$66n + 50$	طرح پیشنهادی
دار د	$112\triangle$	$11n + 14$	$12n + 20$	$75n + 60$	طرح اول موجود در [۱۴]
دار د	$106\triangle$	$11n+12$	$12n+16$	$75n + 53$	طرح دوم موجود در [۱۴]
دار د		$10n + 17$	$12n+17$	$67n + 69$	طرح موجود در [۱۵]
دار د	$110\triangle$	$13n+18$	$15n + 18$	$66n + 68$	طرح موجود در [۱۶]

جدول:10 نتایج مقایسه تقسیم کننده برگشت پذیر پیشنهادی با کارهای پیشین

همانطور که در جدول 10 مالحظه میشود، تقسیمکننده پیشنهادی در مقایسه با طرح اول ارائه شده در مرجع]14[از لحاظ هزینه کوانتومی، خروجی زائد، ورودی ثابت و تاخیر، و در مقایسه با طرح دوم ارائه شده در مرجع]14[نیز از لحاظ هزینه کوانتومی، ورودی ثابت و تاخیر بهبود داده شده است. در مقایسه با طرح ارائه شده در مرجع]15[از لحاظ هزینه کوانتومی، خروجی زائد و ورودی ثابت، و در مقایسه با طرح ارائه شده در مرجع]16[از لحاظ هزینه کوانتومی، خروجی زائد، ورودی ثابت و تاخیر بهینه شده است. نتایج حاصل نشان میدهد طرح پیشنهادی نسبت به طرحهای موجود پارامترهای ارزیابی بهینه و هزینه کوانتومی کمتری دارد.

شکل :19 نمودار مقایسه تقسیمکننده برگشتپذیر Figure 19: comparison chart of reversible divider

-5 نتیجهگیری و پیشنهادات آتی

در این مقاله یک طراحی بهینه از مدار تقسیمکننده برگشتپذیر غیربازیابی n بیتی با قابلیت حفظ توازن برای تقسیم اعداد صحیح مثبت پیشنهاد شد. برای این منظور، در ابتدا یک حافظه نگهدارنده حالت نوع D برگشتپذیر با قابلیت حفظ توازن پیشنهاد شده است، سپس با استفاده از نگهدارنده حالت پیشنهادی، یک ثبات برگشتپذیر کارامد ارائه گردید. در ادامه یک ثبات شیفت به کمک همافزایی گیتهای برگشت پذیر FRG و DFG و نگهدارنده حالت نوع D پیشنهادی ارائه شد. در نهایت با کمک مدارات برگشتپذیر پیشنهادی، یک تقسیم کننده غیربازیابی برگشتپذیر بهینه توسعه یافت. همچنین به منظور کاهش پیچیدگی تقسیمکننده پیشنهادی، از بهترین مدارات جمعکننده و مالتی پلکسرهای برگشتپذیر موجود استفاده گردید. نتایج حاصل از ارزیابیها نشان میدهد تقسیمکننده پیشنهادی دارای +12n10 ورودی ثابت، +16n12 خروجی زائد، و هزینه کوانتومی +50n66 است. نتایج حاصل از مقایسهها نشان از برتری طرح پیشنهادی در بسیاری از معیارهای ارزیابی در مقایسه با بهترین طراحی پیشین است. برای کارهای آتی، پیادهسازی تقسیمکننده غیربازیابی پیشنهادی با استفاده از آتوماتای سلولی نقطه کوانتومی میتواند مورد توجه قرار گیرد.

مراجع:

- [1] S. R. Heikalabad, F. Salimzadeh and Y. Z. Barughi, "A unique three-layer full adder in quantum-dot cellular automata," *Computers & Electrical Engineering,* vol. 86, p. 106735, 2020, doi: [10.1016/j.compeleceng.2020.106735.](https://doi.org/10.1016/j.compeleceng.2020.106735)
- [2] S.-S. Ahmadpour, M. Mosleh and S. R. Heikalabad, "An efficient fault-tolerant arithmetic logic unit using a novel fault-tolerant 5-input majority gate in quantum-dot cellular automata," *Computers & Electrical Engineering,* vol. 82, p. 106548, 2020, doi[: 10.1016/j.compeleceng.2020.106548.](https://doi.org/10.1016/j.compeleceng.2020.106548)
- [3] R. Binaei and M. Gholami, "Design of novel D flip-flops with set and reset abilities in quantum-dot cellular automata nanotechnology," *Computers & Electrical Engineering,* vol. 74, pp. 259-272, 2019, doi: [10.1016/j.compeleceng.2019.02.002.](https://doi.org/10.1016/j.compeleceng.2019.02.002)
- [4] M. Noorallahzadeh, M. Mosleh and S.-S. Ahmadpour, "Efficient designs of reversible synchronous counters in nanoscale," *Circuits, Systems, and Signal Processing,* vol. 40, no. 11, pp. 5367-5380, 2021, doi: [10.1007/s00034-021-01719-4.](https://doi.org/10.1007/s00034-021-01719-4)
- [5] M. Noorallahzadeh and M. Mosleh, "Efficient designs of reversible shift register circuits with low quantum cost," *Journal of Circuits, Systems and Computers,* vol. 30, no. 12, p. 2150215, 2021, doi: [10.1142/S0218126621502157.](https://doi.org/10.1142/S0218126621502157)
- [6] T. Liu *et al.*, "Efficient scheme for implementing a hybrid Toffoli gate with two NV ensembles simultaneously controlling a single superconducting qubit," *Applied Physics Letters,* vol. 123, no. 13, 2023, doi: [10.1063/5.0169902.](https://doi.org/10.1063/5.0169902)
- [7] M. Noorallahzadeh and M. Mosleh, "Parity-preserving reversible flip-flops with low quantum cost in nanoscale," *The Journal of Supercomputing,* vol. 76, no. 3, pp. 2206-2238, 2020, doi: 10.1007/s11227- 019-03074-3.
- [8] R. Landauer, "Irreversibility and heat generation in the computing process," *IBM journal of research and development,* vol. 5, no. 3, pp. 183-191, 1961, doi: 10.1147/rd.53.0183.
- [9] G. E. Moore, "Cramming more components onto integrated circuits," ed: McGraw-Hill New York, NY, USA:, 1965.
- [10] C. H. Bennett, "Logical reversibility of computation," *IBM journal of Research and Development,* vol. 17, no. 6, pp. 525-532, 1973, doi: 10.1147/rd.176.0525.
- [11] M. Noorallahzadeh and M. Mosleh, "Parity-preserving reversible flip-flops with low quantum cost in nanoscale," *The Journal of Supercomputing,* pp. 1-33, 2019, doi: 10.1007/s11227-019-03074-3.
- [12] S. Sayedsalehi, M. R. Azghadi, S. Angizi and K. Navi, "Restoring and non-restoring array divider designs in quantum-dot cellular automata," *Information sciences,* vol. 311, pp. 86-101, 2015, doi: 10.1016/j.ins.2015.03.030.
- [13] N. M. Nayeem, A. Hossain, M. Haque, L. Jamal and H. M. H. Babu, "Novel reversible division hardware," in *52nd IEEE International Midwest Symposium on Circuits and Systems*, 2009, pp. 1134-1138, doi: 10.1109/MWSCAS.2009.5235968.
- [14] F. Dastan and M. Haghparast, "A novel nanometric fault tolerant reversible divider," *International Journal of Physical Sciences,* vol. 6, no. 24, pp. 5671-5681, 2011, doi: 10.5897/IJPS11.981.
- [15] H. M. H. Babu and M. S. Mia, "Design of a compact reversible fault tolerant division circuit," *Microelectronics Journal,* vol. 51, pp. 15-29, 2016, doi: [10.1016/j.mejo.2016.01.003.](https://doi.org/10.1016/j.mejo.2016.01.003)
- [16] M. Talebi, M. Mosleh, M. Haghparast and M. Chekin, "Effective scheme of parity-preserving-reversible floating-point divider," *The European Physical Journal Plus,* vol. 137, no. 9, pp. 1-13, 2022, doi: [10.1140/epjp/s13360-022-03212-6.](https://doi.org/10.1140/epjp/s13360-022-03212-6)
- [17] M. Valinataj, M. Mirshekar and H. Jazayeri, "Novel low-cost and fault-tolerant reversible logic adders," *Computers & Electrical Engineering,* vol. 53, pp. 56-72, 2016, doi[: 10.1016/j.compeleceng.2016.06.008.](https://doi.org/10.1016/j.compeleceng.2016.06.008)
- [18] A. Sarker, H. M. Hasan Babu and S. M. M. Rashid, "Design of a DNA-based reversible arithmetic and logic unit," *IET nanobiotechnology* ,vol. 9, no. 4, pp. 226-238, 2015, doi: [10.1049/iet-nbt.2014.0056.](https://doi.org/10.1049/iet-nbt.2014.0056)
- [19] B. Parhami, "Fault-tolerant reversible circuits," in *2006 fortieth asilomar conference on signals, systems and computers*, 2006, pp. 1726-1729, doi: 10.1109/ACSSC.2006.355056.
- [20] E. PourAliAkbar, K. Navi, M. Haghparast and M. Reshadi, "Novel Optimum Parity-Preserving Reversible Multiplier Circuits," *Circuits, Systems, and Signal Processing,* vol. 39, no. 10, pp. 5148-5168, 2020, doi: 10.1007/s00034-020-01406-w
- [21] E. PourAliAkbar, K. Navi, M. Haghparast and M. Reshadi, "Novel Designs of Fast Parity-Preserving Reversible Vedic Multiplier," E. PourAliAkbar, K. Navi, M. Haghparast, and M. Reshadi, "Novel Designs of Fast Parity-Preserving Reversible Vedic Multiplier", *The CSI Journal on Computer Science and Engineering*, vol. 17, no. 1, 2019.
- [22] S. R. Arabani, M. R. Reshadinezhad and M. Haghparast, "Design of a parity preserving reversible full adder/subtractor circuit," *International Journal of Computational Intelligence Studies,* vol. 7, no. 1, pp. 19- 32, 2018, doi: [10.1504/IJCISTUDIES.2018.090164.](https://doi.org/10.1504/IJCISTUDIES.2018.090164)
- [23] N. K. Misra, B. Sen, S. Wairya and B. Bhoi, "Testable novel parity-preserving reversible gate and lowcost quantum decoder design in 1D molecular-QCA," *Journal of Circuits, Systems and Computers,* vol. 26, no. 09, p. 1750145, 2017, doi: [10.1142/S0218126617501456.](https://doi.org/10.1142/S0218126617501456)
- [24] M. Haghparast and A. Bolhassani, "On design of parity preserving reversible adder circuits," *International Journal of Theoretical Physics,* vol. 55, no. 12, pp. 5118-5135, 2016, doi[: 10.1007/s10773-016-3133-5.](https://doi.org/10.1007/s10773-016-3133-5)
- [25] R.-G. Zhou, Y.-C. Li and M.-Q. Zhang, "Novel designs for fault tolerant reversible binary coded decimal adders," *International Journal of Electronics,* vol. 101, no. 10, pp. 1336-1356, 2014, doi: [10.1080/00207217.2013.832388.](https://doi.org/10.1080/00207217.2013.832388)
- [26] M. Islam and Z. Begum, "Reversible logic synthesis of fault tolerant carry skip BCD adder," *arXiv preprint arXiv:1008.3288,* 2010, doi[: 10.48550/arXiv.1008.3288.](https://doi.org/10.48550/arXiv.1008.3288)
- [27] S. Hod, "Best approximation to a reversible process in black-hole physics and the area spectrum of spherical black holes," *Physical Review D,* vol. 59, no. 2, p. 024014, 1998, doi: [10.1103/PhysRevD.59.024014.](https://doi.org/10.1103/PhysRevD.59.024014)
- [28] R. C. Merkle, "Two types of mechanical reversible logic," *Nanotechnology,* vol. 4, no. 2, p. 114, 1993, doi: 10.1088/0957-4484/4/2/007.
- [29] M. Noorallahzadeh, M. Mosleh and K. Datta, "A new design of parity-preserving reversible multipliers based on multiple-control toffoli synthesis targeting emerging quantum circuits," *Frontiers of Computer Science,* vol. 18, no. 6, p. 186908, 2024, doi: 10.1007/s11704-023-2492-3.
- [30] A. Bolhassani and M. Haghparast, "Optimised reversible divider circuit," *International Journal of Innovative Computing and Applications,* vol. 7, no. 1, pp. 13-33, 2016, doi: [10.1504/IJICA.2016.075465.](https://doi.org/10.1504/IJICA.2016.075465)
- [31] H. Thapliyal and N. Ranganathan, "Design of reversible sequential circuits optimizing quantum cost, delay, and garbage outputs," *ACM Journal on Emerging Technologies in Computing Systems (JETC),* vol. 6, no. 4, pp. 1-31, 2010, doi[: 10.1145/1877745.1877748.](https://doi.org/10.1145/1877745.1877748)
- [32] M. Mohammadi and M. Eshghi, "On figures of merit in reversible and quantum logic designs," *Quantum Information Processing,* vol. 8, pp. 297-318, 2009, doi: 10.1007/s11128-009-0106-0.
- [33] A. Barenco *et al.*, "Elementary gates for quantum computation," *Physical review A,* vol. 52, no. 5, p. 3457, 1995, doi: [10.1103/PhysRevA.52.3457.](https://doi.org/10.1103/PhysRevA.52.3457)
- [34] M. Morrison and N. Ranganathan, "Design of a reversible ALU based on novel programmable reversible logic gate structures," in *IEEE computer society annual symposium on VLSI*, 2011, pp. 126-131, doi: 10.1109/ISVLSI.2011.30.
- [35] M. Morrison and N. Ranganathan, "A novel optimization method for reversible logic circuit minimization," in *IEEE Computer Society Annual Symposium on VLSI (ISVLSI)*, 2013, pp. 182-187, doi: 10.1109/ISVLSI.2013.6654656.
- [36] D. M. Miller, M. Soeken and R. Drechsler, "Mapping NCV circuits to optimized Clifford+T circuits," in *International Conference on Reversible Computation*, 2014, pp. 163-175, doi[: 10.1007/978-3-319-08494-](https://doi.org/10.1007/978-3-319-08494-7_13) [7_13.](https://doi.org/10.1007/978-3-319-08494-7_13)
- [37] M. Noorallahzadeh and M. Mosleh, "Efficient designs of reversible BCD to EX-3 Converter with low quantum cost in nanoscale," *International Journal of Quantum Information,* vol. 18, no. 05, p. 2050020, 2020, [doi: 10.1142/S0219749920500203.](https://doi.org/10.1142/S0219749920500203)
- [38] E. Fredkin and T. Toffoli, "Conservative logic," *Int. J. of Theoretical Physics*, vol. 21*,* pp. 219-253, 1982, doi: [10.1007/BF01857727.](https://doi.org/10.1007/BF01857727)
- [39] M. Noorallahzadeh, M. Mosleh, S. S. Ahmadpour, J. Pal and B. Sen, "A new design of parity preserving reversible Vedic multiplier targeting emerging quantum circuits," *International Journal of Numerical Modelling: Electronic Networks, Devices and Fields,* p. e3089, 2023, doi: [10.1002/jnm.3089.](https://doi.org/10.1002/jnm.3089)
- [40] B. K. Bhoi, N. K. Misra and M. Pradhan, "Synthesis and simulation study of non-restoring cell architecture layout in perpendicular nano-magnetic logic," *Journal of Computational Electronics,* vol. 19, no. 1, pp. 407-418, 2020, doi[: 10.1007/s10825-019-01432-1.](https://doi.org/10.1007/s10825-019-01432-1)
- [41] M. Haghparast and K. Navi, "Novel reversible fault tolerant error coding and detection circuits," *International Journal of Quantum Information,* vol. 9, no. 02, pp. 723-738, 2011, doi: [10.1142/S0219749911007447.](https://doi.org/10.1142/S0219749911007447)
- [42] A. Banerjee, "Reversible cryptographic hardware with optimized quantum cost and delay," in *Annual IEEE India Conference (INDICON)*, 2010, pp. 1-4, doi: 10.1109/INDCON.2010.5712605.

COPYRIGHTS

©2025 by the authors. Published by the Islamic Azad University Bushehr Branch. This article is an openaccess article distributed under the terms and conditions of the Creative Commons Attribution 4.0 International (CC BY 4.0) <https://creativecommons.org/licenses/by/4.0>

