

A New Quadratic DC/DC Converter with Ultra-High Voltage Gain and Low Current Stress

Sayed Jamal-Aldin Hosseini^{1,2}, PhD Student, Sara Hasanpour³, Assistant Professor, Ghazanfar Shahgholian^{1,2}, Professor, Majid Moazzami^{1,2}, Associate Pofessor, Amir Baktash^{1,2}, Assistant Professor.

¹Department of Electrical Engineering, Najafabad Branch, Islamic Azad University, Najafabad, Iran

²Smart Microgrid Research Center, Najafabad Branch, Islamic Azad University, Najafabad, Iran

³Department of Electrical Engineering, Ramsar Branch, Islamic Azad University, Ramsar, Iran

Abstract:

This paper introduces a new double-switch quadratic DC-DC converter with ultra-high voltage gain ratio, low current stress, and low input current ripple for renewable energy applications. This suggested topology uses a coupled-inductor and voltage multiplier cells to achieve the ultra-high voltage conversion ratio. The main benefits of the suggested structure are its ultra-high voltage conversion ratio, low voltage and current stresses, common ground between the input and output sides, and continuous input current with low ripple. Also, in the proposed converter, the current sharing between the magnetic components including the coupled-inductor and input inductor leads to a reduction of their passing current values, which alleviates the overall power losses of the magnetic components and power switches. Furthermore, the voltage stresses on the active switches of the proposed converter are restricted using the regenerative passive clamp circuits. The operating principle, the steady-state analysis, the comparison study, the efficiency estimation as well as design considerations of the introduced circuit are provided in detail. Finally, to justify the performance of the presented converter, a sample prototype (200 W, 25 V- 400 V) is implemented. Regarding the experimental results, the proposed topology can provide a high DC output voltage of 400V under the efficiency of about 96.2%. Moreover, the voltage stress across the power switch of the converter is limited to about 15% of the output DC voltage.

Keywords: Step-up DC-DC converter, Quadratic converter, Current sharing, Coupled-inductor, Continuous input current

Received: 23 August 2024

Revised: 03 October 2024

Accepted: 04 November 2024

Corresponding Author: Dr. Sara Hasanpour, Sara.Hasanpour@iau.ac.ir

DOI: <http://dx.doi.org/10.30486/teeges.2022.1885851.1173>



یک مبدل جدید درجه دو DC/DC با بهره ولتاژ بسیار بالا و استرس جریان کم

سید جمال الدین حسینی^۱، دانشجوی دکتری، سارا حسن پور^۳، استادیار، غضنفر شاهقلیان^۱، استاد، مجید معظمی^۱، دانشیار، امیر بکتاش^۱، استادیار

۱- دانشکده مهندسی برق، واحد نجف‌آباد، دانشگاه آزاد اسلامی، نجف‌آباد، ایران

۲- مرکز تحقیقات ریزشبکه‌های هوشمند، واحد نجف‌آباد، دانشگاه آزاد اسلامی، نجف‌آباد، ایران

۳- دانشکده مهندسی برق، واحد رامسر، دانشگاه آزاد اسلامی، رامسر، ایران

چکیده: این مقاله یک مبدل درجه دوم دوسوئیچه جریان مستقیم جدید با نرخ بهره ولتاژ بسیار بالا، تنش جریان کم و ریپل جریان ورودی کم برای کاربردهای انرژی‌های تجدیدپذیر معرفی می‌کند. این توپولوژی پیشنهادی از یک سلف تزویج‌شده و سلول‌های ضرب‌کننده ولتاژ برای دستیابی به نسبت تبدیل ولتاژ فوق‌العاده بالا استفاده می‌کند. مزایای اصلی ساختار پیشنهادی شامل نسبت تبدیل ولتاژ فوق‌العاده بالا آن، تنش‌های ولتاژ و جریان کم، زمین مشترک بین طرفهای ورودی و خروجی و همچنین جریان ورودی پیوسته با ریپل کم است. همچنین، در مبدل پیشنهادی، تقسیم جریان بین اجزای مغناطیسی شامل سلف تزویج‌شده و سلف ورودی منجر به کاهش سطح جریان عبوری آنها می‌شود که تلفات توان کلی اجزای مغناطیسی و سوئیچ‌های قدرت را کاهش می‌دهد. علاوه بر این، تنش‌های ولتاژ روی سوئیچ‌های اکتیو مبدل پیشنهادی با استفاده از مدارهای کلمپ پسیو قابل بازیافت محدود می‌شود. اصول عملکرد، تجزیه و تحلیل حالت پایدار، مطالعه مقایسه‌ای، برآورد راندمان و همچنین ملاحظات طراحی مدار معرفی شده به تفصیل ارائه شده است. در نهایت، برای صحت‌سنجی عملکرد مبدل ارائه شده، یک نمونه اولیه (۲۰۰ وات، ۲۵ ولت - ۴۰۰ ولت) پیاده‌سازی شده است. با توجه به نتایج تجربی، توپولوژی پیشنهادی می‌تواند ولتاژ خروجی جریان مستقیم ۴۰۰ ولت را با بازده حدود ۹۶.۲ درصد ارائه دهد. علاوه بر این، تنش ولتاژ روی سوئیچ قدرت مبدل به حدود ۱۵ درصد ولتاژ جریان مستقیم خروجی محدود می‌شود.

واژه های کلیدی: مبدل جریان مستقیم بهره‌بالا، مبدل درجه دوم، تقسیم جریان، سلف تزویج‌شده، جریان ورودی پیوسته

تاریخ ارسال مقاله: ۱۴۰۳/۰۶/۰۲

تاریخ بازنگری مقاله: ۱۴۰۳/۰۷/۱۲

تاریخ پذیرش مقاله: ۱۴۰۳/۰۸/۱۴

نویسنده‌ی مسئول: دکتر سارا حسن پور، Sara.Hasanpour@iau.ac.ir

DOI: <http://dx.doi.org/10.30486/teeges.2022.1885851.1173>





۱- مقدمه

در چند دهه گذشته، آلودگیهای زیست‌محیطی در اثر استفاده از سوخت‌های فسیلی منجر شده است تا در جوامع مدرن تمایل بیشتری به استفاده از منابع انرژی پاک و تجدیدپذیر مانند سلول‌های خورشیدی و باد داشته باشند. با این وجود، به دلیل سطح ولتاژ کم این منابع، جهت اتصال به بارهای شبکه از جمله اینورتر یا ریز شبکه، استفاده از یک مبدل جریان مستقیم-جریان مستقیم (DC-DC) با نرخ بهره ولتاژ بالا به عنوان مدار واسط نیاز است [۱]. مبدل‌های جریان مستقیم با بهره ولتاژ بالا کاربردهای دیگری نیز دارد از جمله: سیستم‌های روشنایی، دستگاه‌های قابل حمل، سیستم‌های مخابراتی، منبع تغذیه بدون وقفه (UPS) و تجهیزات پزشکی [۲]. برای تضمین انتقال توان ماکزیمم از منابع تجدید پذیر به همراه طول عمر بالاتر، مبدل‌های بهره بالا بایستی دارای جریان ورودی پیوسته با ریبیل کم باشند [۳،۴]. همچنین، برای چنین مبدل‌هایی دارا بودن بهره ولتاژ بالا، تنش‌های ولتاژ و جریان کم بر سر المان‌های کلید زنی مدار، راندمان به اندازه کافی بالا و تعداد المان کم از دیگر شاخص‌های عملکردی کلیدی مورد نیاز است. شایان ذکر است که توپولوژی‌های جریان مستقیم نوع غیر ایزوله که غالباً دارای ساختاری ساده با تعداد اجزای کم هستند اغلب برای کاربردهای با توان کم ترجیح داده می‌شوند [۵].

تاکنون مبدل‌های جریان مستقیم زیادی در مقالات علمی ارائه شده‌اند. در این ساختارها به منظور ایجاد بهره ولتاژ بالا، از تکنیک‌های موثر افزایش ولتاژ مانند لیفت ولتاژ، سلول‌های ضرب‌کننده ولتاژ، سلف/خازن‌های سوئیچ‌شده، و روش سری‌سازی و آبشاری استفاده شده است [۱،۲]. با این حال، اکثر در این ساختارها، از تعداد زیادی المان ذخیره‌کننده انرژی به منظور حصول بهره ولتاژ بالا استفاده می‌شود. علاوه بر این، شرایط کلیدزنی سخت و همچنین مشکل بازیافت معکوس^۲ بالای دیودها نیز از دیگر مشکلات آنها است [۶-۸]. برای حل این مشکل، در سال‌های اخیر از ادوات مغناطیسی شامل سلف تزویج‌شده^۳ یا ترانسفورماتور^۴ (ایزوله یا غیرایزوله) به عنوان یک راه‌حل مناسب جهت بهبود عملکرد مبدل‌های بهره بالا استفاده می‌شود [۹،۱۰]. در مدارهای افزایشنده، با استفاده از سلف تزویج‌شده، نرخ بهره ولتاژ بالا به صورت تابعی از سیکل وظیفه اصلی مدار به همراه نسبت دور سلف تزویج‌شده حاصل می‌شود. در نتیجه، در چنین مبدل‌هایی، بدون نیاز به استفاده از سیکل وظیفه^۵ زیاد سوئیچ قدرت، ولتاژ جریان مستقیم خروجی بالا فراهم می‌شود که منجر به بهبود کارایی مدار می‌شود. با این حال، در ساختارهای مبتنی بر ادوات مغناطیسی، استفاده از یک مدار کلمپ پسیو یا اکتیو برای محدود کردن تنش‌های ولتاژ بالا بر سر سوئیچ قدرت، که توسط انرژی ناشی از سلف تزویج‌شده تحمیل می‌شود، ضروری است [۹،۱۱].

مناسب‌ترین ساختار برای مبدل‌های بهره بالا جهت حصول بهره ولتاژ بالا همراه با عملکرد مناسب استفاده از ترکیب سلف تزویج‌شده با سایر روش‌های افزایشنده ولتاژ مانند خازن سوئیچ‌شده^۶ است. تا به امروز مبدل‌های جریان مستقیم زیادی بر پایه سلف تزویج‌شده ارائه شده است. با این حال، از میان این ساختارهای متنوع، مبدل‌های درجه دو قادراند تا به ازای تعداد المان محدود بهره ولتاژ بسیار بالا را ایجاد کنند. در چنین ساختارهایی، بهره ولتاژ به صورت تابعی از تغییرات سیکل وظیفه مبدل است. در سال‌های اخیر، ساختارهای بهبود یافته زیادی از سری مبدل‌های درجه دوم، که دارای عملکرد مناسب هستند در مقالات علمی پیشنهاد شده‌اند. مبدل‌های بهبود یافته جدید درجه دو جریان مستقیم بهره بالا بر پایه سلف تزویج‌شده و سلول‌های ضرب‌کننده ولتاژ با تنش ولتاژ کم در [۱۲-۱۴] پیشنهاد شده‌اند. با وجود ضرایب بهره ولتاژ بسیار بالا، این توپولوژی‌ها از ریبیل زیاد جریان ورودی رنج می‌برند، که کاربرد آنها را برای منابع تجدید پذیر محدود می‌کند. برای حل این مشکل، در [۱۵-۱۹]، ساختارهای جدید درجه دو با کمک سلف تزویج‌شده و جریان ورودی پیوسته با ریبیل کم پیشنهاد شده‌اند. با این اوصاف، به دلیل اینکه این مبدل‌ها بر پایه ساختار کلاسیک مبدل درجه دو طراحی شده‌اند و دارای دو دیود با متوسط جریان قابل توجه در بخش جریان بالای مدار هستند لذا تلفات توان قابل توجهی دارند. بعلاوه، سه ساختار جدید بهره بالا درجه دو بر پایه سلف تزویج‌شده و استرس ولتاژ کم در [۲۰-۲۲] ارائه شده‌اند. علیرغم ضرایب بهره ولتاژ بالا، این توپولوژی‌ها نیز علاوه بر ریبیل زیاد جریان ورودی از استرس جریان زیاد بر سر المان‌های مغناطیسی مدار رنج می‌برند. در [۲۳]، یک مبدل دو سوئیچه درجه دوم با بهره ولتاژ بالا با کمک سلف تزویج‌شده سه سیم پیچه ارائه شده است. با این حال، استرس زیاد جریان بر سر سلف ورودی و همچنین استرس ولتاژ زیاد بر سر سوئیچ قدرت معایب این مبدل هستند. همچنین در [۲۴-۲۶] نیز مبدل‌های درجه دوم بهره بالا بر پایه سلف تزویج‌شده سه سیم پیچه پیشنهاد شده‌اند. با این وجود، در این مبدل‌ها نیز استرس جریان بالا، استرس ولتاژ بالا و همچنین تلفات دیودهای ورودی مانع حصول راندمان بالا می‌شود.




همچنین در [۲۷-۲۹] نیز ساختارهای دو سوئیچ درجه دوم DC-DC جدید متشکل از سلف تزویج شده و ضرب کننده ولتاژ با جریان ورودی پیوسته و استرس ولتاژ کم بر سر سوئیچ قدرت معرفی شده است. در این مدار به دلیل تقسیم جریان بین سلف تزویج شده و سلف مدار، تلفات توان ادوات مغناطیسی کم است. با این وجود، در این توپولوژیها، نرخ بهره ولتاژ محدود است. علاوه بر این، یک مبدل بهره بالا درجه دوم دو سوئیچ جدید با جریان ورودی پیوسته در [۳۰] ارائه شده است. با این حال، نسبت بهره ولتاژ پایین و تنش ولتاژ سوئیچ قدرت زیاد از معایب اصلی مدار مذکور هستند. در [۳۱-۳۳] سه توپولوژی جدید درجه دوم بهره ولتاژ بالا از نوع تک سوئیچ بر اساس سلف تزویج شده با ریپل جریان ورودی کم ارائه شده است. با این وجود، عدم وجود زمین مشترک بین منبع ورودی و بار خروجی عیب اصلی آنها است. سه مدار جدید جریان مستقیم با بهره ولتاژ بالا با ویژگی ترانس معکوس^۷ در [۳۴،۳۵] پیشنهاد شده است. اما استرس ولتاژ بالا روی سوئیچ قدرت و همچنین مقادیر جریان متوسط بالای دیویدهای ورودی از معایب این مدارها محسوب می شوند. علاوه، یک مبدل DC-DC جریان مستقیم جدید بر پایه سلف تزویج شده با نرخ بهره ولتاژ بسیار بالا و ریپل جریان ورودی کم و زمین مشترک در [۳۵] ارائه شده است. با این حال، شیب تند افزایش ولتاژ در این توپولوژی، روند کنترل ولتاژ خروجی را در این مدار پیچیده تر می کند.

بر اساس بررسی انجام شده در این بخش و با در نظر گرفتن مزایا و معایب توپولوژیهای مورد اشاره، این مقاله ساختار جدیدی از مبدل های جریان مستقیم بهره بالا دو سوئیچ با جریان ورودی پیوسته و ریپل کم معرفی می نماید. مزایای مدار پیشنهادی به شرح زیر است:


- ۱- نسبت ضریب بهره ولتاژ بسیار بالا.
 - ۲- تعداد المان کم.
 - ۳- جریان ورودی پیوسته با ریپل کم.
 - ۴- تنش ولتاژ کم نسبت به ولتاژ خروجی بر سر المان های کلیدزنی مدار.
 - ۵- به علت به کار گیری ساختار موازی در سمت ورودی، جریان ورودی میان ادوات مغناطیسی تقسیم می شود که با کاهش تلفات و همچنین تنش جریان در ماسفت های قدرت همراه خواهد بود.
 - ۶- زمین مشترک بین منبع ورودی و بار خروجی.
 - ۷- عملکرد شبه رزونانسی برای کاهش بیشتر تلفات توان.
- طرح کلی این مقاله به شرح زیر است: شرح عملکرد مدار معرفی شده به همراه تجزیه و تحلیل حالت دائمی آن در بخش های (۲) و (۳) ارائه شده است. در بخش (۴)، با کمک یک مطالعه مقایسه ای، مزایای توپولوژی معرفی شده در مقایسه با سایر هم تیان نشان داده شده است. در بخش (۵)، ملاحظات لازم برای طراحی المان های مدار پیشنهاد شده مهیا شده است. نتایج تجربی یک نمونه اولیه آزمایشگاهی ۲۰۰ وات، ۲۵ ولت ورودی - ۴۰۰ ولت خروجی در بخش (۶) برای صحت سنجی عملکرد و تحلیل حالت دائمی ساختار پیشنهادی ارائه شده است. در نهایت، نتیجه گیری مقاله در بخش (۷) مقاله بیان شده است.

۲- مبدل پیشنهادی و اصول عملکرد آن

شکل (۱-الف) مدار قدرت مبدل پیشنهادی را نشان می دهد که از دو ماسفت S_1 و S_2 ، پنج دیود D_1, D_2, D_3, D_4 و D_0 ، پنج خازن C_1, C_2, C_3 و C_4 ، یک سلف L_1 و یک سلف تزویج تشکیل می شود. L_M اندکتانس مغناطیسی سلف تزویج و L_K سلف نشتی معادل شده در سمت اولیه است. همچنین n_1 و n_2 به ترتیب تعداد دورهای سیم پیچ اولیه و ثانویه می باشند و $n = N_2/N_1$ نسبت تبدیل سلف تزویج تعریف می شود. با قرار گرفتن سیم پیچ ثانویه سلف تزویج در ضرب کننده ولتاژ دیودی-خازنی، بهره ولتاژ به صورت قابل ملاحظه ای افزایش می یابد و از کار کردن مبدل در سیکل های کاری بالا اجتناب می شود. با توجه به اینکه در ورودی مبدل پیشنهادی از ترکیب موازی مبدل بوست مرسوم و مبدل افزایش دهنده با سلف تزویج استفاده شده است، جریان ورودی بین این دو مسیر تقسیم می شود که با کاهش تلفات و بهبود راندمان همراه خواهد بود. همچنین D_3 به همراه C_2 و C_3 بعنوان مدار کلمپ غیر فعال عمل نموده و انرژی سلف نشتی را بازیابی نموده و مانع از ایجاد اضافه ولتاژ شدید روی کلیدها می شود. همچنین عملکرد شبه رزونانسی در مبدل پیشنهادی سبب روشن و خاموش شدن دیودها در جریان صفر خواهد شد که مشکل بازیابی معکوس در دیودها را بصورت کامل بر طرف نموده و با بهبود عملکرد مدار همراه خواهد بود.



(الف)




(ب)

شکل (۱): (الف) ساختار مبدل پیشنهادی، (ب) شکل موج‌های کلیدی مبدل پیشنهادی

شکل (۱-ب) شکل موج‌های کلیدی مبدل پیشنهادی را نشان می‌دهد. در یک دوره کلیدزنی، پنج بازه زمانی عملکرد وجود دارد که مدارهای معادل مبدل پیشنهادی در هر یک از بازه‌های زمانی در شکل (۲) نشان داده شده است.

بازه زمانی اول $[t_0 - t_1]$: مدار معادل این بازه زمانی در شکل (۲-الف) نشان داده شده است. در لحظه t_0 ، پالس به گیت-سورس کلیدهای قدرت اعمال شده و این کلیدها روشن می‌شوند. ولتاژ خازن C_1 ، دیود D_1 را بایاس معکوس و خاموش می‌نماید و جریان سلف به ماسفت S_1 انتقال می‌یابد. جریان ماسفت S_2 با جریان سلف نشستی برابر است و از صفر شروع به افزایش می‌کند. در نتیجه عملکرد روشن شدن در جریان صفر (ZCS^8) برای آن محقق می‌شود. همچنین دیود D_0 با ولتاژ $V_o + V_{C1} - (V_{C2} + V_{C4})$ بایاس معکوس و خاموش می‌شود و به علت اینکه آند این دیود به یک گره سلفی وصل می‌باشد، جریان آن به دیود D_2 انتقال می‌یابد. جریان دیود D_2 در طول این بازه زمانی کاهش یافته و شیب آن توسط سلف نشستی کنترل می‌شود. در پایان این بازه زمانی، جریان این دیود به صفر رسیده و با بازیافت معکوس کم (LRR^9) خاموش می‌شود.





شکل (۲): مدار معادل‌های مبدل پیشنهادی، (الف) بازه زمانی اول، (ب) بازه زمانی دوم، (پ) بازه زمانی سوم، (ت) بازه زمانی چهارم، و (ث) بازه زمانی پنجم.

بازه زمانی دوم $[t_1 - t_2]$: مدار معادل این بازه زمانی در شکل (۲-ب) نشان داده شده است. سلف L_1 با ولتاژ V_{in} و سلف مغناطیس کنندگی با ولتاژ $V_{in} + V_{C1}$ شارژ می‌شوند. بخشی از انرژی دریافتی از منبع ورودی و خازن L_1 از طریق خاصیت ترانسفورماتوری به سیم پیچ ثانویه سلف تزویج انتقال یافته و به ترتیب سبب دشارژ و شارژ شدن خازن‌های C_3 و C_4 می‌شود. با خاموش بودن دیود D_0 ، بار خروجی توسط خازن صافی C_0 تغذیه می‌شود. در ابتدای این بازه زمانی، دیود D_4 روشن شده و جریان سیم پیچ ثانویه را از خود عبور می‌دهد. به علت رزونانس ایجاد شده بین خازن‌های C_3 ، C_4 و سلف نشستی، جریان صورت سینوسی تغییر کرده و در انتهای این بازه زمانی به صفر می‌رسد. در نتیجه این دیود در انتهای این بازه زمانی عملکرد بدون مشکل جریان بازایی معکوس خاموش خواهد شد. فرکانس رزونانس (f_r^{II}) یا معکوس دوره تناوب رزونانس (T_r^{II}) در این بازه زمانی به صورت زیر است:

$$f_r^{II} = \frac{1}{T_r^{II}} = \frac{1}{2\pi\sqrt{n^2 L_K (C_3 \square C_4)}} \quad (1)$$

لازم به ذکر است، برای بهترین عملکرد، طول دوره رزونانس باید نزدیک به دوره کلیدزنی مدار به صورت $T_r^{II} \cong DT_s$ تنظیم شود که در آن، D سیکل وظیفه ماسفت‌ها و T_s فرکانس کلیدزنی است. جریان عبوری از ماسفت‌ها در این بازه زمانی بصورت زیر می‌باشند:

$$i_{S2}(t) = i_{LM}(t) + (n+1)i_{D4}(t) \quad (2)$$



$$i_{S1}(t) = i_{L1}(t) + i_{S2}(t) \quad (3)$$

بازه زمانی سوم $[t_2 - t_3]$: مدار معادل این بازه زمانی در شکل (۲-ب) نشان داده شده است. در این بازه زمانی، تمامی دیودها خاموش بوده و جریان عبوری از سیم پیچ ثانویه سلف تزویج صفر است. در نتیجه جریان سلف مغناطیس کنندگی از مسافت S_2 عبور می‌نماید. این بازه زمانی در لحظه t_3 که مسافت‌های قدرت خاموش می‌شوند، به پایان می‌رسد.

بازه زمانی چهارم $[t_3 - t_4]$: مدار معادل این بازه زمانی در شکل (۲-ت) نشان داده شده است. پس از خاموش شدن مسافت S_1 ، دیود D_1 روشن شده و جریان سلف L_1 را عبور می‌دهد. در نتیجه ولتاژ این مسافت به مقدار V_{C1} محدود می‌شود. از طرفی دیگر، پس از خاموش شدن مسافت S_2 ، دیود D_3 روشن شده و با عبور دادن جریان این مسافت در لحظه t_3 انرژی سلف نشستی را بازیابی می‌نماید. همچنین ولتاژ ای کلید به مقدار $V_{C3} - V_{C2}$ محدود می‌شود. دیود D_0 نیز در ابتدای این بازه زمانی با جریان صفر روشن می‌شود. در طول این بازه زمانی، سلف L_1 و سلف مغناطیس کنندگی L_M به ترتیب با ولتاژهای $V_{in} - V_{C1}$ و $V_{in} + V_{C2} - V_{C3}$ دشارژ می‌شوند. انرژی سلف L_1 به خازن C_1 و بخشی از انرژی سلف مغناطیس کنندگی از طریق سیم پیچی ثانویه و دیود D_0 به بار انتقال داده می‌شوند. در لحظه t_4 انرژی سلف نشستی به صورت کامل بازیابی و دیود D_3 با جریان صفر و بدون مشکل بازیابی معکوس خاموش می‌شود و این بازه زمانی به پایان می‌رسد.

بازه زمانی پنجم $[t_4 - t_5]$: مدار معادل این بازه زمانی در شکل (۲-ث) نشان داده شده است. در ابتدای این بازه زمانی دیود D_2 روشن شده و با بخشی از انرژی دریافتی از سلف تزویج از طریق سیم پیچی ثانویه خازن C_2 را شارژ می‌کند. همچنین، مشابه بازه زمانی قبلی، انرژی ذخیره شده در سلف مغناطیسی در حال انتقال به بار خروجی می‌باشد.

۳- تحلیل حالت دائمی مبدل پیشنهادی

در این بخش، تحلیل حالت دائمی مدار معرفی شده ارائه شده است. برای ساده شدن تحلیل، از تأثیر سلف نشستی و بازه‌های زمانی با مدت کوتاه چشم‌پوشی شده است.

۳-۱- بهره ولتاژ مبدل پیشنهادی

در وضعیت‌های روشن و خاموش بودن کلیدهای قدرت، ولتاژ سلف‌های L_1 و L_M بصورت زیر می‌باشند:

$$V_{L1}^{ON} = V_{in} \quad (4)$$

$$V_{LM}^{ON} = k(V_{in} + V_{C1}) \quad (5)$$

$$V_{L1}^{OFF} = V_{in} - V_{C1} \quad (6)$$

$$V_{LM}^{OFF} = k(V_{in} + V_{C2} - V_{C3}) \quad (7)$$

که در آن $k = L_M / (L_M + L_K)$ می‌باشد. با نوشتن قانون تعادل ولت-ثانیه برای هر یک از سلف‌ها، روابط زیر حاصل می‌شوند:

$$V_{C1} = \frac{V_{in}}{1-D} \quad (8)$$

$$Dk(V_{in} + V_{C1}) + (1-D)k(V_{in} + V_{C2} - V_{C3}) = 0 \quad (9)$$

در بازه زمانی پنجم رابطه زیر برقرار است:

$$V_{C2} = -nkV_{LM}^{OFF} = -nk(V_{in} + V_{C2} - V_{C3}) \Rightarrow V_{C2} = \frac{nk}{nk+1}(V_{C3} - V_{in}) \quad (10)$$

با قرار دادن (۸) و (۱۰) در (۹)، ولتاژ V_{C3} به صورت زیر به دست می‌آید:

$$V_{C3} = \frac{nDk(2-D)+1}{(1-D)^2} V_{in} \quad (11)$$

با جایگذاری (۱۱) در (۱۰)، ولتاژ V_{C2} به صورت زیر حاصل می‌شود:

$$V_{C2} = \frac{nDk(2-D)}{(1-D)^2} V_{in} \quad (12)$$

با نوشتن KVL در بازه زمانی دوم رابطه زیر قابل حصول است:



$$V_{C4} = (nk + 1)V_{C1} + nkV_{in} + V_{C3} \quad (13)$$

با قرار دادن (۸) و (۱۱) در (۱۳)، ولتاژ ولتاژ V_{C3} برابر خواهد بود با:

$$V_{C4} = \frac{2 + 2nk - D(nk + 1)}{(1 - D)^2} V_{in} \quad (13)$$


در بازه زمانی چهارم برای ولتاژ خروجی می توان رابطه زیر را نوشت:

$$-V_{C3} + V_{C2} + nV_{LM}^{OFF} - V_{C4} + V_o = 0 \quad (14)$$

با جایگذاری (۷) و (۱۱)-(۱۳) در (۱۴)، بهره ولتاژ مبدل پیشنهادی (M) به صورت زیر بدست می آید:

$$M = \frac{V_o}{V_{in}} = \frac{3 + 2nk - D(1 + nkD - nk)}{(1 - D)^2} \quad (15)$$

بهره ولتاژ مبدل پیشنهادی بر حسب تغییرات k نشان داده شده است. مشخص است مقدار سلف نشستی تاثیر چشمگیری در بهره ولتاژ ندارد و قابل نظر کردن است. نمودار بهره ولتاژ مبدل پیشنهادی پس از صرف نظر کردن از سلف نشستی ($k = 1$)، با تغییرات سیکل وظیفه و مقادیر مختلف n در شکل (۳-ب) نشان داده شده است. همان طوری که مشاهده می شود، با افزایش نسبت تبدیل سلف تزویج، بهره ولتاژ به میزان قابل توجهی افزایش می یابد و در نتیجه نیازی به افزایش سیکل وظیفه برای بدست آوردن بهره ولتاژ بالا نخواهد بود.



شکل (۳): نمودار بهره ولتاژ مبدل پیشنهادی بر حسب سیکل وظیفه، (الف) با تغییرات سلف نشستی، (ب) با تغییرات n

۲-۳- تنش های ولتاژ و جریان در المان های کلیدزنی مبدل پیشنهادی

تنش ولتاژ روی نیمه هادی ها در وضعیت خاموش بودن آنها قابل حصول است. برای در مبدل پیشنهادی، تنش ولتاژ وارد شده به نیمه هادی ها بصورت زیر است:

$$V_{S1} = V_{D1} = V_{C1} = \frac{(1 - D)V_o}{3 + 2n - D(1 + nD - n)} \quad (16)$$


$$V_{S2} = V_{C3} - V_{C2} = \frac{V_o}{3 + 2n - D(1 + nD - n)} \quad (17)$$

$$V_{D2} = V_{C2} + n(V_{in} + V_{C1}) = \frac{n(2 - D)V_o}{3 + 2n - D(1 + nD - n)} \quad (18)$$

$$V_{D3} = V_{C1} + V_{C3} - V_{C2} = \frac{(2 - D)V_o}{3 + 2n - D(1 + nD - n)} \quad (19)$$

$$V_{D3} = V_o - V_{C3} = \frac{(1 + n)(2 - D)V_o}{3 + 2n - D(1 + nD - n)} \quad (20)$$

شکل (۴) نمودار تنش ولتاژ نرمالیزه شده نیمه هادی های مبدل پیشنهادی را بر حسب تغییرات سیکل وظیفه نشان می دهد. همان گونه که مشخص است، با افزایش سیکل وظیفه، تنش ولتاژ کاهش می یابد. همچنین ولتاژ روی ماسفت ها مقدار کمی دارد و در نتیجه استفاده از کلیدهایی با مقاومت هدایت کمتر امکان پذیر است. در نتیجه، تلفات هدایتی و قیمت کاهش می یابد.



شکل (۴): نمودار تنش ولتاژ روی نیمه هادی‌ها بر حسب تغییرات سیکل وظیفه

پیش از محاسبه استرس جریان نیمه هادی‌ها، مقدار متوسط جریان عبوری از سلف L_1 و سلف مغناطیس‌کنندگی L_M باید محاسبه شود. با توجه به قانون تعادل آمپر-ثانیه برای خازن‌ها، متوسط جریان هر یک از خازن‌ها است. در نتیجه، در یک دوره کلیدزنی روابط زیر برقرار هستند که در آنها اندیس Ave نشانگر مقدار متوسط در یک دوره تناوب می‌باشد:

$$i_{D2,Ave} = i_{D3,Ave} = i_{D4,Ave} = i_{D0,Ave} = I_O = \frac{V_O}{R_O} \quad (21)$$

$$i_{in,Ave} = i_{L1,Ave} + i_{LM,Ave} - nI_O \Rightarrow i_{L1,Ave} + i_{LM,Ave} = (M+n)I_O \quad (22)$$

$$i_{in,Ave} = i_{L1,Ave} + i_{S2,Ave} + I_O \quad (23)$$

در بازه زمانی دوم می‌توان نوشت:

$$\bar{i}_{S2} = \frac{i_{S2,Ave}}{D} = (n+1)\bar{i}_{D4} + i_{LM,ave} \quad (24)$$

که در آن، \bar{i}_{S2} و \bar{i}_{D4} ، مقدار متوسط جریان عبوری از کلید S_2 و دیود D_4 می‌باشند که با روش تقریب ریپل کوچک (SRA^{10}) محاسبه می‌شوند:

$$\bar{i}_{D4} = \frac{I_O}{D} \quad (25)$$

با جایگذاری (۲۵) در (۲۴)، \bar{i}_{S2} بصورت زیر حاصل خواهد شد:

$$\bar{i}_{S2} = \frac{i_{S2,Ave}}{D} = (n+1)\frac{I_O}{D} + i_{LM,ave} \quad (26)$$

پس از قرار دادن (۲۶) در (۲۳) و ساده سازی آن و با در نظر داشتن (۲۲)، روابط زیر بدست می‌آیند:

$$i_{LM,ave} = \frac{2n+2}{1-D} I_O \quad (27)$$

$$i_{L1,Ave} = \left(M+n - \frac{2n+2}{1-D} \right) I_O \quad (28)$$

مقدار ریپل جریان عبوری از سلف L_1 و سلف مغناطیس‌کنندگی L_M برابر هستند با:

$$\Delta i_{L1} = \frac{DV_{in}}{2L_1 f_S} \quad (29)$$

$$\Delta i_{LM} = \frac{D(V_{in} + V_{C1})}{2L_M f_S} \quad (30)$$

با داشتن (۲۷) - (۳۰)، مقادیر ماکزیمم و مینیمم جریان سلف‌ها به قرار زیر است:

$$i_{L1,Max} = i_{L1,Ave} + \frac{\Delta i_{L1}}{2}; i_{L1,Min} = i_{L1,Ave} - \frac{\Delta i_{L1}}{2} \quad (31)$$



$$i_{LM,Max} = i_{LM,Ave} + \frac{\Delta i_{LM}}{2}; i_{LM,Min} = i_{LM,Ave} - \frac{\Delta i_{LM}}{2} \quad (32)$$

با توجه به اینکه جریان دیود D_3 در لحظه روشن شدن (t_3)، مطابق با بازه‌های زمانی سوم و چهارم برابر با $i_{LM,Max}$ است، در نتیجه با در نظر داشتن (۳۱)، مقدار بازه زمانی چهارم (Δt_{3-4}) بصورت زیر محاسبه می‌شود:

$$\Delta t_{3-4} = \frac{I_o}{2i_{LM,Max}} T_s \quad (33)$$

مقدار ماکزیمم جریان عبوری از نیمه هادی‌ها برابر است با:

$$i_{D1,Max} = i_{L1,Max} \quad (34)$$

$$i_{D2,Max} = \frac{2}{1-D-\Delta t_{3-4}} I_o \quad (35)$$

$$i_{D3,Max} = i_{LM,Max} \quad (36)$$

$$i_{D4,Max} = \frac{\pi}{2D} I_o \quad (37)$$

$$i_{DO,Max} = \frac{2}{1-D} I_o \quad (38)$$

$$i_{S1,Max} = i_{S1}^{OFF} = i_{L1,Max} + i_{LM,Max} \quad (39)$$

$$i_{S2,Max} = i_{S2}^{OFF} = i_{LM,Max} \quad (40)$$

که در آن i_{S1}^{OFF} و i_{S2}^{OFF} مقدار این جریان‌ها در لحظه خاموش شدن می‌باشند. مقدار موثر جریان عبوری از نیمه هادی‌ها (با اندیس RMS) برابر است با:

$$i_{D1,RMS} = i_{L1,Ave} \sqrt{1-D} \quad (41)$$

$$i_{D2,RMS} = i_{D2,Max} \sqrt{\frac{1-D-\Delta t_{3-4}}{3}} \quad (42)$$

$$i_{D3,RMS} = i_{D3,Max} \sqrt{\frac{\Delta t_{3-4}}{3}} \quad (43)$$

$$i_{D4,RMS} = i_{D4,Max} \sqrt{\frac{D}{2}} \quad (44)$$

$$i_{DO,RMS} = i_{DO,Max} \sqrt{\frac{1-D}{3}} \quad (45)$$

$$i_{S2,RMS} = \sqrt{(n+1)^2 i_{D4,RMS}^2 + 2(n+1) i_{LM,Ave} + i_{LM,Ave}^2} \quad (46)$$

$$i_{S1,RMS} = \sqrt{i_{S2,RMS}^2 + i_{L1,Ave}^2 + 2i_{L1,Ave} i_{S2,Ave}} \quad (47)$$

مقدار موثر جریان خازن‌ها و سیم پیچی‌های سلف توزیع بصورت زیر می‌باشند:

$$i_{C1,RMS} = \sqrt{i_{S2,RMS}^2 + i_{D1,RMS}^2} \quad (48)$$


$$i_{C2,RMS} = \sqrt{i_{D2,RMS}^2 + i_{D3,RMS}^2} \quad (49)$$

$$i_{C3,RMS} = \sqrt{i_{D3,RMS}^2 + i_{D4,RMS}^2} \quad (50)$$

$$i_{C4,RMS} = \sqrt{i_{D4,RMS}^2 + i_{DO,RMS}^2} \quad (51)$$

$$i_{CO,RMS} = \sqrt{i_{DO,RMS}^2 - I_o^2} \quad (52)$$

$$i_{LK,RMS} = ni_{N2,RMS} = n \sqrt{i_{D2,RMS}^2 + i_{D4,RMS}^2 + i_{DO,RMS}^2 + I_o i_{D4,Max}} \quad (53)$$





۳-۳- تلفات توان در مبدل پیشنهادی

در این بخش، اتلاف تلفات مبدل پیشنهادی ناشی از اجزای پارازیتی المان‌های مدار بررسی می‌شود. اجزای اصلی مرتبط به تخمین تلفات توان در جدول (۱) معرفی شده است. لازم به ذکر است که تنش ولتاژ کلیدها، مقادیر لحظه روشن و خاموش شدن کلیدها و مقادیر موثر جریان هریک از المان‌ها جهت محاسبه تلفات، از تحلیلهای صورت گرفته در بخش ۳-۲ بدست می‌آیند.

کلید S_2 تحت شرایط ZCS روشن شده و تلفات کلیدزنی آن در لحظه روشن شدن برابر با صفر است. کلید S_1 با جریان اولیه روشن می‌شود. تلفات توان در کلید قدرت (P_S) مبدل به صورت زیر محاسبه می‌شود:

$$P_S = \frac{1}{2}f_s V_{S1} i_{S1}^{ON} t_{ON} + \frac{1}{2}f_s V_{S1} i_{S1}^{OFF} t_{OFF} + R_{S1-ON} i_{S1,RMS}^2 + \frac{1}{2}f_s V_{S2} i_{S2}^{OFF} t_{OFF} + R_{S2-ON} i_{S2,RMS}^2 \quad (54)$$

همچنین تلفات توان هدایت دیود (P_D) را می‌توان به صورت زیر تخمین زد:

$$P_D = V_{FO} i_{DO,Ave} + r_O i_{DO,RMS}^2 + \sum_{j=1}^4 (V_{Fj} i_{Dj,Ave} + r_j i_{Dj,RMS}^2) \quad (55)$$

همانطور که قبلاً اشاره شد، عملکرد بازیافت معکوس ناچیز برای همه دیودهای مبدل پیشنهادی منجر به کاهش تلفات آنها می‌شود. علاوه بر این تلفات خازن‌ها (P_{Cap}) مربوط به مقاومت سری معادل (ESR^{11}) می‌باشد:

$$P_{Cap} = \sum_{j=1}^4 ESR_j i_{Cj,RMS}^2 \quad (56)$$

در نهایت تلفات ناشی از ادوات مغناطیسی (P_{Mag}) شامل سلف ورودی و سلف مغناطیس‌کنندگی را می‌توان به صورت زیر محاسبه کرد:

$$P_{Mag} = r_{L1} i_{L1,RMS}^2 + r_{N1} i_{LK,RMS}^2 + r_{N2} i_{N2,RMS}^2 + P_{Core} \quad (57)$$

کل تلفات مبدل پیشنهادی (P_{Loss}) مجموع تلفات هر یک از المان‌ها بوده و بصورت زیر محاسبه می‌شود:

$$P_{Loss} = P_S + P_D + P_{Cap} + P_{Mag} \quad (58)$$

۳-۴- آنالیز ریپل جریان ورودی

در لحظه روشن شدن کلیدها، جریان سلف‌های L_1 و L_M در کمترین مقدار خود می‌باشند. در نتیجه، مطابق با مدار معادل شکل (۲)-الف خواهیم داشت:

$$i_{in}(t_0) = i_{L1,Min} + i_{LM,Min} - Ni_{D2}(t_0) = i_{L1,Min} + i_{LM,Min} - Ni_{D2,Max} \quad (59)$$

در لحظه خاموش شدن کلیدها، جریان سلف‌های L_1 و L_M در بیشترین مقدار خود می‌باشند. لذا، مطابق با مدار معادل شکل (۳)-پ داریم:

$$i_{in}(t_3) = i_{L1,Max} + i_{LM,Max} \quad (60)$$

در نتیجه مقدار ریپل جریان ورودی ($\Delta i_{in}(t_3)$)، برابر است با:

$$\Delta i_{in}(t_3) = i_{in}(t_3) - i_{in}(t_0) = i_{L1,Min} + i_{LM,Min} - (i_{L1,Min} + i_{LM,Min} - Ni_{D2,Max}) = \Delta i_{L1} + \Delta i_{L1} + Ni_{D2,Max} \quad (61)$$

با جایگذاری روابط (۲۹)، (۳۰) و (۳۵) در (۶۱)، مقدار ریپل جریان ورودی بصورت زیر حاصل می‌شود:

$$\Delta i_{in} = \frac{DV_{in}}{2L_1 f_s} + \frac{D(V_{in} + V_{C1})}{2L_M f_s} + \frac{2n}{1-D-\Delta t_{3-4}} I_O \quad (62)$$

جدول (۱): مهمترین پارامترهای پارازیتی المان‌های مدار پیشنهادی

پارامتر	توضیحات
R_{S-ON}	مقاومت هدایتی ماسفت در حالت روشن
t_{ON}, t_{OFF}	مدت زمان روشن شدن و خاموش شدن ماسفت
ESR	مقاومت سری معادل خازن‌ها
V_F	ولتاژ آستانه هدایت دیودها
r_D	مقاومت هدایتی دیودها
r_{L1}, r_{Ni}	مقاومت‌های پارازیتی ادوات مغناطیسی سلف و سلف تزویج‌شده
P_{Core}	تلفات هسته‌ها



۴- مقایسه مبدل پیشنهادی با سایر مبدل‌های مشابه

به منظور نشان دادن برتری‌های توپولوژی پیشنهادی، شاخص‌های کلیدی مبدل پیشنهادی شامل تعداد المان‌های مدار، بهره ولتاژ، ریپل جریان ورودی کم، استرس ولتاژ نرمالیزه شده (بر حسب V_o) روی نیمه هادی‌ها با سایر هم‌تایان مقایسه شده‌اند که در جدول (۲) ارائه شده است. شکل (۵)، مقایسه بهره ولتاژ و تنش ولتاژ روی نیمه هادی‌ها را نشان می‌دهد. جهت انجام مقایسه عادلانه برای مبدل‌هایی با سه سیم پیچ $n_{21}=n_{31}=0.5$ و برای مبدل‌های دو سیم پیچ، $n=1$ انتخاب شده‌اند.

همانطوری که از شکل (۵-الف) مشخص است، مبدل پیشنهادی بیشترین بهره ولتاژ را دارد. در نتیجه با فرض بهره ولتاژ یکسان، مبدل پیشنهادی با کمترین سیکل وظیفه قادر به رسیدن به بهره مورد نظر خواهد بود که با کاهش تلفات کلیدزنی همراه است.

مطابق با شکل (۵-ب)، نسبت بهره ولتاژ به تعداد المان‌ها، برای مبدل پیشنهادی مقدار بیشتری نسبت به سایر مبدل‌ها دارد که نشان می‌دهد، مبدل پیشنهادی با تعداد المان‌های کمتر به بهره ولتاژ بیشتری دست می‌یابد.


شکل (۵-ب)، مقایسه تنش ولتاژ روی کلیدها را نشان می‌دهد. واضح است که مبدل پیشنهادی کمترین تنش ولتاژ را روی کلیدهای قدرت دارد. در نتیجه استفاده از کلیدهایی با مقاومت هدایت کمتر و قیمت ارزانتر امکان پذیر خواهد بود.

شکل (۵-ج)، مقایسه بیشینه تنش ولتاژ دیودها را نشان می‌دهد. در هر مبدل، دیود با بیشترین تنش ولتاژ برای مقایسه انتخاب شده است. مطابق با شکل (۵-ج)، تنش ولتاژی روی دیود در مبدل پیشنهادی رتبه متوسط را داراست که همواره از ولتاژ خروجی کمتر است.

راندمان مبدل پیشنهادی با سایر مبدل‌ها در شرایط کاری گزارش شده در مقالات، در جدول (۳) مقایسه شده است. راندمان مبدل پیشنهادی برابر با $96/2\%$ است که مقدار قابل قبولی دارد.


جدول (۲): مقایسه مبدل پیشنهادی با سایر مبدل‌های مشابه

توپولوژی	تعداد المان‌ها	بهره ولتاژ	ریپل جریان ورودی کم	تنش ولتاژ روی مسافت‌ها	بیشترین ولتاژ روی دیودها	زمین مشترک
	S/D/C/CI+L/T					
[۳]	$1/4/5/1^{3w}+1/12$	$\frac{1+(1+D)(1+n_{31})-n_{21}}{(1-n_{21})(1-D)}$	Yes	$\frac{1-n_{21}}{1+(1+D)(1+n_{31})-n_{21}}$	$\frac{(1+n_{31})V_o}{1+(1+D)(1+n_{31})-n_{21}}$	No
[۸]	$1/5/6/0+4/16$	$\frac{1+2D-2D^2}{(1-D)^2}$	Yes	$\frac{V_o}{1+2D-2D^2}$	$\frac{V_o}{1+2D-2D^2}$	Yes
[۹]	$1/5/6/1^{3w}+1/14$	$\frac{2+D+n_{31}(2-D)-n_{21}}{(1-n_{21})(1-D)}$	Yes	$\frac{(1-n_{21})V_o}{2+D+n_{31}(2-D)-n_{21}}$	$\frac{(1+n_{31})V_o}{2+D+n_{31}(2-D)-n_{21}}$	Yes
[۱۲]	$2/4/4/2^{2w}+0/12$	$\frac{3-D+(2-D)n}{(1-D)^2}$	No	$\frac{(1-D)V_o}{3-D+(2-D)n}$	$\frac{2+D+n_{31}(2-D)-n_{21}}{(D^2-4D-3+(2-D)n)V_o}$	Yes
[۱۳]	$1/6/5/1^{2w}+1/14$	$\frac{1+n-nD^2}{(1-D)^2}$	No	$\frac{V_o}{1+n-nD^2}$	$\frac{(1-D)V_o}{1+n-nD^2}$	Yes
[۱۴]	$1/5/5/1^{2w}+2/14$	$\frac{2+n}{(1-D)^2}$	Yes	$\frac{V_o}{2+n}$	$\frac{(1+n)V_o}{2+n}$	Yes
[۱۷]	$1/5/4/1^{2w}+1/12$	$\frac{(1-D)^2}{2+n}$	Yes	$\frac{V_o}{2+n}$	$\frac{(1+n)V_o}{2+n}$	Yes
[۱۸]	$1/6/5/1^{2w}+1/14$	$\frac{1+n_{31}+(n_{21}+1)(1-D)}{(1-D)^2}$	Yes	$\frac{2+n}{1+n_{31}+(n_{21}+1)(1-D)}$	$\frac{(1+n_{21}(1-2D))V_o}{1+n_{31}+(n_{21}+1)(1-D)}$	Yes
[۱۹]	$1/5/4/1^{2w}+1/12$	$\frac{1+n}{(1-D)^2}$	Yes	$\frac{V_o}{1+n}$	$\frac{nV_o}{1+n}$	Yes
[۲۱]	$2/1/2/2^{2w}+0/9$	$\frac{(2-D)(n_{21}+n_{31}(1-D))+(1-D)}{(1-D)^2}$	No	$\frac{1+n}{(2-D)(n_{21}+n_{31}(1-D))+(1-D)}$	$\frac{(n_{31}+n_{21}(1-D))V_o}{(2-D)(n_{21}+n_{31}(1-D))+(1-D)}$	Yes
[۲۵]	$1/5/4/1^{3w}+1/12$	$\frac{1+n_2+n_3D}{(1-D)^2}$	Yes	$\frac{V_o}{1+n_2+n_3D}$	$\frac{(1+n_2)V_o}{1+n_2+n_3D}$	Yes
[۲۶]	$1/5/4/1^{3w}+1/12$	$\frac{n_{21}+n_{31}(1-D)+2-D}{(1-D)^2}$	Yes	$\frac{V_o}{n_{21}+n_{31}(1-D)+2-D}$	$\frac{(n_{21}+2-D)V_o}{n_{21}+n_{31}(1-D)+2-D}$	Yes
[۲۷]	$2/5/5/1^{2w}+1/14$	$\frac{3+2n-D(3+n-D)}{(1-D)^2}$	Yes	$\frac{(1-D)V_o}{3+2n-D(3+n-D)}$	$\frac{n(2-D)V_o}{3+2n-D(3+n-D)}$	Yes
[۲۸]	$2/4/4/1^{2w}+1/12$	$\frac{3+2n-D(1+n)}{(1-D)^2}$	Yes	$\frac{(1-D)V_o}{3+2n-D(1+n)}$	$\frac{(2+2n-D(1+n))V_o}{3+2n-D(1+n)}$	Yes
[۳۰]	$2/4/5/1^{4w}+1/13$	$\frac{1+n_{21}+n_{31}}{(1-D)^2}$	Yes	$\frac{V_o}{1+n_{21}+n_{31}}$	$\frac{(n_{21}+n_{31})V_o}{1+n_{21}+n_{31}}$	Yes
[۳۳]	$1/6/5/1^{3w}+1/14$	$\frac{2+n_{21}+n_{31}-n_{31}D}{(1-D)^2}$	Yes	$\frac{V_o}{2+n_{21}+n_{31}-n_{31}D}$	$\frac{(1+n_{21}+n_{31})V_o}{2+n_{21}+n_{31}-n_{31}D}$	No
پیشنهادی	$2/5/5/1^{3w}+1/14$	$\frac{3+2n-D(1+nD-n)}{(1-D)^2}$	Yes	$\frac{(1-D)V_o}{3+2n-D(1+nD-n)}$	$\frac{(1+n)(2-D)V_o}{3+2n-D(1+nD-n)}$	Yes



(ب)

(ف)



(ت)

(پ)

شکل (۵): مقایسه مبدل پیشنهادی با مبدل‌های مشابه، (الف) بهره ولتاژ، (ب) بهره ولتاژ تقسیم بر تعداد المان‌ها (پ) تنش ولتاژ روی کلیدها، (ت) تنش ولتاژ روی دیودها

جدول (۳): مقایسه راندمان مبدل پیشنهادی در شرایط کاری

توپولوژی	Conversion Efficiency/ Electrical Specifications ($f_s, P_{out}, V_{in}/V_{out}$)
[۳]	96.2% 50kHz, 200W, 25V/400V
[۸]	89.9% 50kHz, 500W, 24V/(222V)
[۹]	93.5% 60kHz, 400W, 25V/(400V)
[۱۲]	----% 50kHz, 200W, ----
[۱۳]	93.6% 40kHz, 530W, 34V/(400V)
[۱۴]	93.2% 40kHz, 200W, 36V/(400V)
[۱۷]	88.5% 50kHz, 100W, 30V/(230V)
[۱۸]	95.5% 100kHz, 300W, 48V/(600V)
[۱۹]	92.5% 50kHz, 648W, 48V/(400V)
[۲۱]	96.5% 100kHz, 500W, 60V/(400V)
[۲۵]	96.0% 50kHz, 1250W, 30V/(480V)
[۲۶]	95% 50kHz, 250W, 40V/(312V)
[۲۷]	95.1% 50kHz, 150W, 30V/(400V)
[۲۸]	96.1% 50kHz, 200W, 25V/(400V)



[۳۰]	96% 100kHz, 200W, 48V/(380V)
[۳۳]	94.7% 100kHz, 300W, 30V/(400V)
پیشنهادی	96.2% 50kHz, 200W, 25V/(400V)

از دیگر مزایای مبدل پیشنهادی ریبیل جریان ورودی کم و زمین مشترک بین بار و منبع توان ورودی بوده که از مشخصات کلیدی در کاربرد مبدل در سیستم‌های انرژی تجدید پذیر از قبیل فتوولتائیک است. تمامی این مزیت‌ها با تعداد دوازده المان حاصل می‌شود که در مقایسه با مبدل‌های دیگر کمترین مقدار را دارد.

۵- ملاحظات طراحی مبدل پیشنهادی

پس از انتخاب سیکل وظیفه و مشخص بودن ولتاژ ورودی و خروجی، با استفاده از رابطه (۱۵)، مقدار نسب تبدیل سلف تزویج بصورت زیر حاصل می‌شود:

$$n = \frac{(1-D) \frac{V_o}{V_{in}} - 3 + D}{2 + D(1-D)} \quad (59)$$

مقدار اندوکتانس ورودی L_1 به گونه‌ای انتخاب می‌شود که مبدل در بازه زمانی عملکرد پیوسته کار کند. در این صورت:

$$\frac{DV_{in}}{2L_1 f_s} < i_{L1, Ave} \Rightarrow L_1 > \frac{\left[\left(M + n - \frac{2n+2}{1-D} \right) I_o \right]^2 DV_{in}}{2f_s} \quad (60)$$

خازن‌های C_1 و C_2 طوری طراحی می‌شوند که ریبیل ولتاژ آنها (ΔV_{C1} و ΔV_{C2}) کمتر از مقدار مورد نظر باشد:

$$C_1 \geq \frac{i_{L1, Ave} (1-D) T_s}{\Delta V_{C1}} \quad (61)$$

$$C_2 \geq \frac{I_o T_s}{\Delta V_{C2}} \quad (62)$$

خازن‌های C_3 و C_4 بر اساس ملاحظات فرکانس رزونانسی در بازه زمانی دوم طراحی می‌شوند. برای بهترین عملکرد، طول دوره رزونانس باید نزدیک به دوره کلیدزنی مدار به صورت $DT_s = 0.5T_R^H$ تنظیم شود. در نتیجه با استفاده از فرمول (۱) خواهیم داشت

$$C_3 = C_4 = \frac{(DT_s)^2}{2L_K \pi^2} \quad (61)$$

مقدار خازن‌های C_3 و C_4 کمی از مقدار فوق کمتر در نظر گرفته می‌شوند تا قبل از خاموش شدن کلیدها، دیود D_4 با ZCS خاموش شود. نیمه هادی‌ها بر اساس تنش ولتاژ و جریان بدست آمده در بخش ۳-۲ طراحی می‌شوند.


۶- نتایج عملی نمونه آزمایشگاهی از مبدل معرفی شده

یک نمونه اولیه ۲۰۰ وات، ۲۵ ولت به ۴۰۰ ولت برای تایید صحت عملکرد مبدل پیشنهادی و تحلیل تئوری آن پیاده‌سازی و تست شده است. مشخصات اجزای مورد استفاده برای نمونه اولیه در جدول (۴) خلاصه شده است و تصویر مدار قدرت آزمایشگاهی در شکل (۶) نشان داده شده است. با توجه به استرس ولتاژ کم روی سوئیچ قدرت، می‌توان از ماسفت با مقاومت هدایتی ناچیز استفاده کرد. علاوه بر این، برای استخراج شکل موج جریان و ولتاژ اجزای مبدل پیشنهادی، یک پروب جریان فرکانس بالا PA-667 با ضرایب تقسیم 500 V/A و 50 mV/A و یک پروب ولتاژ دیفرانسیل GDP-025 با ضرایب تقسیم x20، x50 و x200 استفاده شده است.



جدول (۴): مشخصات مداری نمونه آزمایشگاهی تهیه شده از مبدل پیشنهادی

مقدار	پارامتر
۲۰۰ وات	توان خروجی مبدل
۲۵ ولت	ولتاژ ورودی
۴۰۰ ولت	ولتاژ خروجی
۵۰ کیلو هرتز	فرکانس کلید زنی
۴۷ میکرو فاراد	خازن C_1
۱۰ میکرو فاراد	خازنهای C_3 و C_4
۱۵ میکرو فاراد	خازن C_2
۱۰۰ میکرو فاراد	خازن C_0
IPP076N15N5/ $R_{DS(on)}=7.6 \text{ m}\Omega$	ماسفت‌های S_1 و S_2
۲۰۰ میکرو هانری (EE 42/21/15)	سلف ورودی L_{in}
۲۵۰ میکرو هانری	سلف مغناطیس‌کنندگی (L_m)
۰.۶۳ (EE 42/21/15)	تعداد دورهای سلف تزویج‌شده
MBR10100	دیود D_1
MUR420	دیودهای D_2, D_3
MUR440	دیودهای D_0, D_4



شکل (۶): تصویری از نمونه آزمایشگاهی تهیه شده از مبدل پیشنهادی.


شکل (۷) نتایج آزمایشگاهی ولتاژ و جریان کلیدهای قدرت را نشان می‌دهد. تنش ولتاژ روی کلیدها برابر با $V_{S1} = 56V$ و $V_{S2} = 110V$ می‌باشد که با تحلیل‌های انجام شده مطابقت دارند. همچنین مشخص است که کلید S_2 تحت ZCS روشن می‌شود.

شکل (۸) نتایج آزمایشگاهی ولتاژ و جریان دیودها را نشان می‌دهد. تنش ولتاژ روی کلیدها برابر با $V_{D1} = 56V$ ، $V_{D2} = 95V$ ، $V_{D3} = 150V$ و $V_{D4} = V_{D0} = 245V$ بوده و مطابق با تحلیل‌های صورت گرفته می‌باشند. همچنین مشخص است که دیودهای D_2 ، D_3 ، D_4 و D_0 با جریان صفر خاموش می‌شوند و در نتیجه مشکل بازیابی معکوس در آنها وجود ندارد.




شکل (۹-الف) ولتاژ خروجی و جریان ورودی را نشان می‌دهد. ولتاژ ۲۵ ولت ورودی با بهره ۱۶ به ۴۰۰ ولت در خروجی تبدیل شده است. شکل (۹-ب) جریان سلف L_1 و جریان سلف نشتی را نشان می‌دهند. ریپل جریان سلف L_1 برابر با ۱/۶ آمپر و مقدار متوسط آن ۴/۷ آمپر است.

رفتار دینامیکی ولتاژ خروجی مبدل پیشنهادی در شکل (۱۰) نشان داده شده است. مطابق با شکل (۹-الف)، به ازای تغییرات پله ای در بار خروجی از مقدار ۲۰۰ وات (مقاومت بار ۸۰۰ اهم) به ۱۴۰ وات (معادل مقاومت بار ۱۱۴۰ اهم)، ولتاژ خروجی در مقدار ۴۰۰ ولت تثبیت می‌شود. همچنین مطابق با شکل (۹-ب)، با تغییرات ولتاژ ورودی بین ۲۳ ولت و ۲۶ ولت، مقدار ولتاژ خروجی پس از گذرای اندکی به مقدار مطلوب ۴۰۰ ولت می‌رسد.







شکل (۷): نتایج عملی ولتاژ و جریان (الف) ماسفت قدرت S_1 ، (ب) ماسفت قدرت S_2



شکل (۸): نتایج عملی ولتاژ و جریان (الف) دیود D_1 ، (ب) دیود D_2 ، (پ) دیود D_3 ، (ت) دیود D_4 ، (ث) دیود D_0 .




(ب)




(الف)

شکل (۹): نتایج آزمایشگاهی، (الف) ولتاژ و جریان خروجی، (ب) جریان سلف L_1 و سلف نشستی




(ب)




(الف)

شکل (۱۰): نتایج آزمایشگاهی پاسخ دینامیکی مبدل پیشنهادی، (الف) تغییرات بار، (ب) تغییرات ولتاژ ورودی



(الف)



(ب)

شکل (۱۱): (الف) راندمان اندازه‌گیری شده نمونه آزمایشگاهی بر حسب تغییرات توان خروجی در مبدل معرفی شده، (ب) توزیع تلفات توان محاسبه شده برای المان‌های مدار در شرایط بار نامی (۲۵ ولت / ۴۰۰ وات / ۲۰۰ وات).



راندمان اندازه‌گیری شده بر حسب توان خروجی در مبدل پیشنهادی و همچنین توزیع تلفات اجزای مختلف مبدل در شکل (۱۱) نشان داده شده است. مطابق با شکل (۱۱-الف)، راندمان مبدل در شرایط نامی حدود ۹۶/۲ درصد و راندمان بیشینه تقریباً ۹۶/۴ درصد بدست آمده است. توزیع تلفات محاسبه شده المان‌ها در شکل (۱۱-ب) نشان می‌دهد که بیشترین تلفات مربوط به دیودها می‌باشد. راندمان محاسبه شده ۹۷/۴ درصد است که با مقدار آزمایشگاهی همخوانی دارد.

۷- نتیجه‌گیری

در این مطالعه، یک مبدل جدید جریان مستقیم با بهره ولتاژ بسیار بالا بر پایه سلف تزویج‌شده برای کاربردهای منابع تجدیدپذیر معرفی و تحلیل شده است. در توپولوژی ارائه شده، یک سلف تزویج‌شده به همراه با تکنیک‌های ضرب‌کننده ولتاژ برای حصول نسبت بهره ولتاژ بالا استفاده شده است. همچنین در بخش ورودی مبدل پیشنهادی از ساختار موازی استفاده شده که با تقسیم جریان ورودی بین دو مسیر و کاهش تلفات همراه خواهد بود. مزایای اصلی مبدل پیشنهادی شامل ضریب بهره ولتاژ بالا، جریان ورودی با رپیل کم، خاموش شدن دیودها با جریان صفر و حل مشکل بازبایی معکوس، تنش ولتاژ پایین روی نیمه هادی‌ها، زمین مشترک بین بار و منبع، تعداد المان کم و در نهایت راندمان به اندازه کافی بالا است. با توجه به بخش تحلیل انجام شده در بخش مقایسه، این مبدل نسبت به توپولوژی‌های مشابه دارای بهره ولتاژ بالاتر و تنش ولتاژ کمتری است. در نهایت نتایج عملی از یک نمونه اولیه آزمایشگاهی 200 W, 25 V- 400 V برای تأیید اثربخشی توپولوژی پیشنهادی ارائه شد.

مراجع

- [1] H. Tarzamani, H. S. Gohari, M. Sabahi, and J. Kyrrä, "Non-Isolated High Step-Up DC-DC Converters: Comparative Review and Metrics Applicability" *IEEE Transactions on Power Electronics*, vol. 39, no. 1, pp. 582 – 625, 2023. doi: 10.1109/TPEL.2023.3264172.
- [2] M. Forouzesh, Y. P. Siwakoti, S. A. Gorji, F. Blaabjerg, and B. Lehman, "Step-up DC-DC converters: a comprehensive review of voltage-boosting techniques, topologies, and applications," *IEEE Transactions on Power Electronics*, vol. 32, no. 12, pp. 9143-9178, 2017, doi: 10.1109/TPEL.2017.2652318.
- [3] S. Hasanpour, A. Afzalian, T. Nouri, "A New Ultra High-Gain DC/DC Converter with Full Soft-Switching Performance and Low Voltage Stress," *Technovations of Electrical Engineering in Green Energy System*, vol. 3, no. 3, pp. 85-102, 2024, doi: 10.30486/teegee.2022.1885851.1173.
- [4] S. Hasanpour, "Design and Implementation of a New Step-Up DC-DC 16 Converter with Two Extended Outputs for Renewable Energy Applications," *Journal of Iranian Association of Electrical and Electronics Engineers*, vol. 21, no. 2, pp. 13-24, 2024, doi: 10.61186/jiaeee.21.2.13.
- [5] S. Hasanpour and S. S. Lee, "New Step-Up DC/DC Converter with Ripple Free Input Current," *IEEE Transactions on Power Electronics*, vol. 39, no. 2, pp. 2811-2821, 2024, doi: 10.1109/TPEL.2023.3336005, 2023.
- [6] T. Shamsi, M. Delshad, E. Adib, M. Rouhollah Yazdani, "A Single-Switch DC-DC High Step-Up Converter with Soft Switching for Photovoltaic Applications," *Technovations of Electrical Engineering in Green Energy System*, vol. 3, no. 3, pp. 1-14, 2024, doi: 10.30486/TEEGES.2024.904808.
- [7] H. Gholizadeh and S. Hasanpour, "A New Quadratic CUK-Based Step-Up DC/DC Converter Without Right Hand Plane Zero," *International Journal of Industrial Electronics Control and Optimization*, 2024, doi:10.22111/ieco.2024.48683.1565.
- [8] R. Rajesh, N. Prabakaran, and E. Hossain, "Design and Analysis of a New High Step-Up Converter Using Switched-Inductor-Capacitor Voltage Multiplier Cells for Photovoltaic Application," *IEEE Journal of the Electron Devices Society*, 2036-2041, 2023, doi: 10.1109/TCSII.2022.3226187.
- [9] S. Hasanpour, "A New Structure of Single-Switch Ultra High-Gain DC/DC Converter for Renewable Energy Applications," *IEEE Trans. on Power Electron.*, vol. 37, no.10, pp. 12715 – 12728, May 2022, doi: 10.1109/TPEL.2022.3172311.
- [10] A. Samadian, M. G. Marangalu, H. Tarzamani, S. H. Hosseini, M. Sabahi, and A. Mehrizi-Sani, "High Step-Up Common Grounded Switched Quasi Z-Source DC-DC Converter Using Coupled Inductor



- with Small Signal Analysis," *IEEE Access*, vol. 11, pp. 120516-120529, 2023, doi: 10.1109/ACCESS.2023.3327303.
- [11] S. Hasanpour, Y. Siwakoti, and F. Blaabjerg, "A New Soft-Switched High Step-Up Trans-Inverse DC/DC Converter Based on Built-In Transformer," *IEEE Open Journal of Power Electronics*, vol. 4, pp. 381 – 394, 2023, doi: 10.1109/OJPEL.2023.3275651.
- [12] L. Chen, D. Rong, and X. Sun, "A high-gain interleaved quadric DC-DC converter with dual-coupled inductors," *IEICE Electronics Express*, p. 21.20240408, 2024, doi: 10.1587/elex.21.20240408.
- [13] M. Karimi Hajiabadi, A. Lahooti Eshkevari, A. Mosallanejad, and A. Salemnia, "Non-isolated high step-up DC/DC converter for low-voltage distributed power systems based on the quadratic boost converter," *International Journal of Circuit Theory and Applications*, vol. 50, no. 6, pp. 1946-1964, 2022, doi: 10.1002/cta.3234.
- [14] D. Yu, J. Yang, R. Xu, Z. Xia, H. H.-C. Iu, and T. Fernando, "A family of module-integrated high step-up converters with dual coupled inductors," *IEEE Access*, vol. 6, pp. 16256-16266, 2018, doi: 10.1109/ACCESS.2018.2815148.
- [15] T. Nouri, S. Hasanpour, and S. S. Lee, "A Semi-Quadratic Trans-Inverse High Step-Up DC-DC Converter for Renewable Energy Applications," *IEEE Transactions on Power Electronics*, vol. 39, no. 11, 2024, DOI: 10.1109/TPEL.2024.3423666.
- [16] S. Hasanpour, "A novel soft-switching quadratic high voltage gain trans-inverse DC/DC converter," *IET Power Electronics*, 2024, doi: 10.1049/pel2.12716.
- [17] M. Rezaie, V. Abbasi, and T. Kerekes, "High step-up DC–DC converter composed of quadratic boost converter and switched capacitor," *IET Power Electronics*, vol. 13, no. 17, pp. 4008-4018, 2020, doi: 10.1049/iet-pel.2020.0044.
- [18] M. Hajilou and H. Farzanehfard, "Single Switch Ultra-High Step-Up Quadratic Converter With Low Input Current Ripple," *IEEE Transactions on Industrial Electronics*, 2024, doi: 10.1109/TIE.2024.3413825.
- [19] S. A. Modaberi, T. G. Bolandi, M. Hassanifar, and Y. Neyshabouri, "A high step-up single switch DC-DC quadratic boost converter based on coupled inductor with reduced voltage stress of power components," *International Journal of Circuit Theory and Applications*, 1-27, 2024, doi: 10.1002/cta.4233.
- [20] M. Rezaie, B. M. Dehkordi, and M. Niroomand, "Quadratic High Step-up DC-DC Converter With Passive Clamp Circuit," in *2024 11th Iranian Conference on Renewable Energy and Distribution Generation (ICREDG)*, 2024, vol. 11, pp. 1-8, doi: 10.1109/ICREDG61679.2024.10607817.
- [21] P. Alavi, P. Mohseni, E. Babaei, and V. Marzang, "An ultra-high step-up DC–DC converter with extendable voltage gain and soft-switching capability," *IEEE Trans. on Ind. Electron.*, vol. 67, no. 11, pp. 9238-9250, 2019, doi: 10.1109/TIE.2019.2952821.
- [22] V. Abbasi, S. Rostami, S. Hemmati, and S. Ahmadian, "Ultrahigh Step-Up Quadratic Boost Converter Using Coupled Inductors With Low Voltage Stress on the Switches," *IEEE Journal of Emerging and Selected Topics in Power Electronics*, vol. 10, pp. 7733-7743, 2022, doi:10.1109/JESTPE.2022.3195817.
- [23] V. Abbasi, M. M. Kashani, M. Rezaie, and D. D.-C. Lu, "Two-Switch Ultrahigh Step-Up DC-DC Converter with Low Input Current Ripple and Low Switch Voltage Stress," *IEEE Open Journal of Power Electronics*, 2024, doi: 10.1109/OJPEL.2024.3432628.
- [24] S. A. Modaberi, B. Allahverdienejad, and M. R. Banaei, "A quadratic high step-up DC-DC boost converter based on coupled inductor with single switch and continuous input current," in *2021 12th Power Electronics, Drive Systems, and Technologies Conference (PEDSTC)*, 2021, pp. 1-6, doi: 10.1109/PEDSTC52094.2021.9405958.
- [25] H. Tarzamni, N. V. Kurdkandi, H. S. Gohari, M. Lehtonen, O. Husev, and F. Blaabjerg, "Ultra-high step-up DC-DC converters based on center-tapped inductors," *IEEE Access*, vol. 9, pp. 136373-136383, 2021, doi:10.1109/ACCESS.2021.3117856.
- [26] D. Alizadeh, E. Babaei, and M. Sabahi, "High Step-Up Quadratic Impedance Source DC-DC Converter Based on Coupled Inductor," *IEEE Journal of Emerging and Selected Topics in Power Electronics*, 2022, doi:10.1109/JESTPE.2022.320703.
- [27] M. Rezaie and V. Abbasi, "Ultrahigh step-up DC–DC converter composed of two stages boost converter, coupled inductor, and multiplier cell," *IEEE Trans. on Ind. Electron.*, vol. 69, no. 6, pp. 5867-5878, 2021, doi: 10.1109/TIE.2021.3091916.



- [28] S. Hasanpour and S. S. Lee, "A New Quadratic DC/DC Converter with Ultra-High Voltage Gain," *IEEE Transactions on Power Electronics*, vol. 39, no. 7, pp. 8800 – 8812, 2024, doi: 10.1109/TPEL.2024.3385411.
- [29] H. Li, W. Chen, Y. Zhang, H. Duan, X.-F. Cheng, and D. Wang, "A novel quadratic cascaded coupled inductor high gain DC-DC converter," *IEICE Electronics Express*, vol. 21, no. 16, pp. 20240363-20240363, 2024, doi: 10.1587/elex.21.20240363.
- [30] M. Hajilou, S. Gholami, and H. Farzanehfard, "Ultra-high Step-up Soft Switched Quadratic DC-DC Converter with Continuous Input Current and Low Switch Voltage Stress," *Power Electronics, Drive Systems, and Technologies Conference (PEDSTC)*, 2023, pp. 1-7, doi: 10.1109/PEDSTC57673.2023.10087159.
- [31] M. Izadi, A. Mosallanejad, and A. Lahooti Eshkevari, "A non-isolated quadratic boost converter with improved gain, high efficiency, and continuous input current," *IET Power Electronics*, vol. 16, no. 2, pp. 193-208, 2023, doi: 10.1049/pel2.12376.
- [32] L. Chen, D. Rong, and X. Sun, "A Family of High Step-up Soft-Switching Integrated Sepic Converter With Y-source Coupled Inductor," *IEEE Access*, 2023, DOI: 10.1109/ACCESS.2023.3322459.
- [33] S. Habibi, R. Rahimi, M. Ferdowsi, and P. Shamsi, "Coupled Inductor-Based Single-Switch Quadratic High Step-Up DC-DC Converters With Reduced Voltage Stress on Switch," *IEEE Journal of Emerging and Selected Topics in Ind. Electron.*, vol. 4, no. 2, pp. 434-446, 2022, doi: 10.1109/JESTIE.2022.3209146.
- [34] A. Masoud, M. Packnezhad, and H. Farzanehfard, "A Single-Switch Ultra-High Step-Up DC-DC Converter With Low Voltage Stress Based on Quadratic Y-Sources Topology," *Power Electronics, Drive Systems, and Technologies Conference (PEDSTC)*, pp. 1-6, 2023, doi: 10.1109/PEDSTC57673.2023.10087094.
- [35] T. Jin, J. Lin, H. Li, X. Yan, Y. Weng, and X. Mao, "A Novel Three-Winding Coupled Inductor-Based High Step-up DC-DC Converter for Renewable Energy Application," *IEEE Journal of Emerging and Selected Topics in Power Electronics*, 2023, doi:10.1109/JESTPE.2023.3260899.

زیر نویس ها

-
- ¹ Uninterruptible Power Supply
 - ² Reverse Recovery Problem
 - ³ Coupled-Inductor
 - ⁴ Transformer
 - ⁵ Duty Cycle
 - ⁶ Switched-Capacitors
 - ⁷ Trans-Inverse
 - ⁸ Zero Current Switching
 - ⁹ Low Reverse Recovery
 - ¹⁰ Small Ripple Approximation
 - ¹¹ Equivalent Series Resistance