طراحی یک تقویت کننده عملیاتی CMOS با توان مصرفی کم با استفاده از تکنیک راه اندازی از طریق بدنه

مریم قدیری مدرس
کارشناسی ارشد - مهندسی برق الکترونیک، هنرآموز آموزش و پرورش ناحیه ۴ اصفهان

تاریخ دریافت: ۱۳۹۳/۱۱/۱۲ تاریخ پذیرش: ۱۳۹۴/۷/۲

خلاصه: در این مقاله برآنیم، که تقویت‌کننده هدایت انتقالی (OTA[1]) در تکنولوژی CMOS را از طریق بدنه (Bulk Driven) راه اندازی کنیم. با این روش به مدارهایی با توان مصرفی پایین دست می‌یابیم که با توجه بـه پهنـای بانـد مناسـب آن، بـرای کاربردهـای فرکـانس بـالا در وسـایل مخابراتی بی‌سیم و لوازم پزشکی و... قابل استفاده است. OTA یکی ازساختارهای بنیادی تقویت‌کننده‌هاست. در دهه‌ی اخیـر، طراحـان مـدارهای آنالوگ به دنبال طرحهایی با ولتاژ تغذیه کم و توان مصرفی پایین می‌باشند،که دراین مقاله نمونه‌ای ازآن طراحی شده است. تقویت کننـده هـدایت انتقالی طراحی شده، دارای پهنای باند بهره واحد MHZ ۲۶/۱ می‌باشد. این پهنای باند به ازای بهره dB ۱۷/۴ دریافت می‌شود، ولتاژ منبع تغذیه آن ۰/۸ ولت DC است و توان مصرفی در این مدار ۵۹/۲۵ میکرو وات می‌باشد که به میزان قابل توجهی کاهش یافته است. این نتایج در تکنولوژی ۰/۱۸ میکرون در نرم‌افزار HSPICE شبیه‌سازی شده است وآنالیز آنها قابل مشاهده می‌باشد.

کلمات کلیدی: راه اندازی از طریق بدنه، اثر بدنه، توان پایین، OTA.

Design of Low-Power CMOS OTA Using Bulk-Drive Technique

Maryam Ghadiri Modarres
MSc. – Department of Electrical Engineering, Teacher of Isfahan Education (District 4), Isfahan, Iran

This paper presents the design of low power CMOS- OTA (operational transconductance amplifier) using bulk drive (BD) technique with broad band. This technique is used for design of low power circuits with broad band for high frequency users, for example communication systems, mobile communication and communication forming of medical electronics. OTA is the base of amplifier .It is a fundamental building part of analog systems. Recently analog designer has been paid to low voltage (LV),low power (LP) integrated circuits. Many techniques are used for the design of LV LP circuits, the bulk driven offers principle this designs. This paper suggests a bulk driven OTA in standard CMOS processes and supply voltage 0.8 volt DC. It used of improved wilson current mirror. The simulation results have been carried out by the HSPICE simulator in 180 nm CMOS technology. The open loop gain is enhanced to 17.4dB at unity gain band with (UGB) of 26.1 MHZ with sufficient output swing. Power consumption of the OTA is in range of few hundreds of nanowatts (6%).

Index Terms: OTA, low power, body effect, bulk driven.

نویسـنده مسـئول: مـریم قـدیری مـدرس، کارشناسـی ارشـد، مهندسـی بـرق الکترونیـک، هنرآمـوز آمـوزش و پـرورش ناحیـه ۴ اصـفهان، اصـفهان، ایـران، ghadiryfarzan@yahoo.com

مقدمه

امروزه با رشد فن آوری نانو در همه‌ی ابعاد، شاهد جهشی بزرگ در عرصه فن‌آوری هستیم و علم الکترونیک را می‌توان از علوم پیشرو در این صنعت معرفی نمود. اینگونه مدارات، در طراحی ابزار قابل حمل و نقل باکاربرد باتری‌های کوچک و کارایی بالا، نقش عمده‌ای را ایفا می‌کنند. بنابراین طراحی و ساخت ترانزیستورها در ابعاد ریز، حائز اهمیت ویژه‌ای می‌شوند. داشتن سیستمی که توانایی استفاده در مدت زمان طولانی به وسیله‌ی باتری را داشته باشد، نیاز به مداری با توان مصرفی پایین را اجتناب‌ناپذیر می‌نماید. تقویت‌کننده هدایت انتقالی[1] در طراحی مدارهای الکترونیکی از نقش کلیدی برخوردار است. به عنوان مثال استفاده از سلف فعال در کاربردهای با پهنای باند بسیار بالا (تکنولوژی فراپهن باند)، امکان ارسال و دریافت اطلاعات با نرخ بالای داده را در طیف فرکانسی وسیع با به کارگیری OTA فراهم می‌نماید. همچنین در طراحی فیلترهای غیرفعال، تعداد زیادی مقاومت نیاز است که مراحل محاسبات ریاضی پیچیده‌ای را شامل می‌شوند که استفاده از OTA و بلوک gm مربوط به آن، طراحی را بسیار کاربردی و آسان می‌نماید. تقویت کننده‌ی هدایت انتقالی، در فیلترها، نوسانسازها، کنترل کننده‌های بهره اتوماتیک و ضرب کننده‌ها از بلوکهای اساسی سازنده‌ی مدار می‌باشد.

پارامتر بسیار مهم مدار OTA، هدایت انتقالی (gm) می‌باشد و کلیه تنظیمات در OTA با همین پارامتر انجام می‌پذیرد. جایگزینی مقاومت و انعکاس آن با هدایت انتقالی صورت می‌گیرد که کم هزینه و کم حجم‌تر از مقاومت می‌باشد. تقویت‌کننده هدایت انتقالی یک مبدل ولتاژ به جریان است وgm باجریان بایاس تزریقی قابل تنظیم است و این امر کاربردهای زیادی را برای این مدار تعریف می‌نماید.

همانطور که ذکر شد، یکی از مهمترین اهداف در طراحی مدارها، کاهش قابل توجه توان ورودی می‌باشد و در این زمینه استفاده از تکنیک راه‌اندازی از طریق بدنه برای به کارگیری تقویت‌کننده هدایت انتقالی یکی از راهکارهای مناسب است. در این روش به طور ساده و با استفاده از قراردادهای تکنولوژی MOS، به توان مصرفی پایین دست می‌یابیم [۳]. آنچه حائز اهمیت است، کاهش توان مصرفی مدار به همراه استفاده از منبع تغذیه‌ی کوچک، با دریافت پهنای باند وسیع در طرح است.

۱- راه اندازی از طریق بدنه

با توجه به مرجع [۱] از اهداف اصلی در طراحی OTA، بالا بردن بهره به همراه توان کم و پهنای باند (UGB، پهنای باند بهره واحد) زیاد است. راه‌اندازی از طریق بدنه[2] (BD) به طور عمده در طبقه‌ی ورودی تقویت‌کننده دیفرانسیلی و آینه جریان استفاده می‌شود [۲،۴]. بر اساس مرجع [۴] سه دلیل اصلی استفاده از(low Voltage) LV یا ولتاژمنبع تغذیه کم، LP (low power) یا توان مصرفی پایین به قرار زیر است: اولا، کاهش منبع ولتاژ از ۳تا۵ ولت به ۱ولت، ثانیا، افزایش المانهای تراشه‌ها (یک تراشه سیلیکونی مقدار محدودی توان را در هر واحد می‌تواند تحمل کند) و ثالثا، نیاز به باتریهای قابل حمل که باید مدت زمان طولانی قابل استفاده باشند. دستیابی به این امر نیاز به ولتاژ پایین برای منبع تغذیه و توان مصرفی پایین مدار را می‌طلبد. از معایب اصلی استفاده از روش راه‌اندازی از طریق پایه بالک اینست که، چون gmb کوچکتر از gm می‌باشد، موجب کاهش تقویت‌کنندگی و کاهش UGB یا پهنای باند بهره واحد می‌شود که می‌توان با طراحی مناسب مداری، نقص فوق را جبران نمود و نتایج بهتری به دست آورد. در تکنیک BD به جای وصل پایه بدنه به Vcc,Vss یا ترمینال سورس، این پایه‌ی چهارم را به سیگنال ورودی وصل می‌نمایند، تا ولتاژ آستانه[3] کاهش یابد. همچنین می‌توان با ترکیب تکنیک مذکور با سایر روش‌های طراحی تقویت‌کننده، مثل فیدبک (Feed forward-OTA) و ... به نتایج بسیار خوبی دست یافت.

اساس روش راه‌اندازی با بالک این است که ولتاژ گیت-سورس در اندازه‌ای تنظیم می‌شود که یک لایه‌ی وارونه را شکل دهد. سیگنال ورودی برای راه اندازی و تقویت، به پایه‌ی بالک ترانزیستور متصل می‌شود. از آنجا که ولتاژ بالک روی ضخامت ناحیه تهی وابسته به لایه وارونه (کانال هدایت) اثر دارد، جریان درین می‌تواند توسط شدت ولتاژ بالک از طریق بدنه کنترل شود. در متن پیش رو یک تقویت کننده متقارن با ولتاژ و توان پایین و پهنای باند بالا به عنوان یک مدار OTA طراحی شده است، که شکل (۱) مربوط به آن می‌باشد [۳]. دراین طرح ورودی‌ها به پایه بالک ترانزیستورهای NMOS ورودی، اعمال شده است و سرهای گیت آنها با یک ولتاژ ثابت، بایاس شده‌اند. بنابراین ترانزیستورهای NMOS در ناحیه‌ی فعال قرار می‌گیرند. در این حالت ولتاژ آستانه می‌تواند کاهش یابد و یا از مسیر سیگنال حذف گردد. در این طراحی، ولتاژ تغذیه مدار نسبت به قبل کاهش یافته است. مدار با ولتاژ کار ۸/. ولت قادر به ارائه‌ی بهره‌ی ۵/۴ دسی بل بیشتر و پهنای باند تغییر یافته از چند صد کیلو به چند ده مگا هرتز می‌باشد.



شکل (۱): تقویت کننده متقارن

Fig. (1): Balance –OTA

۲- تکنیک‌های استفاده شده همراه با تکنیک BD

در سال ۲۰۰۹ مرجع [۶]، مدار بافری پیشنهاد می‌نماید، که از منبع ولتاژ ۲ ولت استفاده می‌کند و از طریق تکنیک rail to rail و راه

اندازی از طریق بدنه آن را طراحی می‌کند. در مرجع [۷]، منبع ولتاژ حدود ۱ ولت می‌باشد و از راه‌اندازی از طریق بدنه به همراه مدار folded –cascade(BDFC) استفاده کرده است و بهره‌ی آن ۱۱ db است. مدار مرجع [۸]، با تکنیک‌های Bulk drive، rail to rail و cascade و با تغذیه‌ی ۰/۶ ولت کار می‌کند. این مدارارای بهره‌ی بالایی می‌باشد و توان مصرفی آن کمتر از ۴۰ میکرو وات محاسبه شده است. به منظور کاهش منبع ولتاژ و پهنای باند مناسب‌تر مرجع [۵]، در سال ۲۰۱۲ مداری پیشنهاد کرده است که با تغذیه ۰/۵ ولت، بهره مناسب و پهنای باند ۱/۳ مگا هرتز را دریافت نموده است واز تکنیک راه‌اندازی بدنه و Feed forward استفاده کرده است.

۳- روابط حاکم بر OTA با راه اندازی از طریق بدنه

OTA شکل (۱) از دو قسمت تشکیل شده است، که شامل طبقه تفاضلی با راه اندازی بالک، یعنی ترانزیستورهای M1,M2 می‌باشد و طبقه دوم شامل ترانزیستورهای M3 و M4 (آینه جریان) است، که به صورت بار فعال عمل می‌کنند. با تنظیم ولتاژ گیت–سورس، ترانزیستورها روشن می‌شوند و جریان درین خروجی، ولتاژ ورودی را دنبال می‌نماید.

۳-۱- OTA متقارن

۱- وقتی ترانزیستورهای ورودی زوج تفاضلی راه‌اندازی شده با بالک در شکل (۱) در ناحیه‌ی اشباع عمیق قرارگیرند، جریان درین آنها از رابطه‌ی زیر به دست می‌آید [۳]:

$$ID = \frac{1}{2}\acute{k}p\left(\frac{w}{l}\right)(vgs - |Vth|)^2 \qquad (۱)$$

در این رابطه نمادها مفهوم معمولی را دارند و ولتاژ آستانه از رابطه‌ی زیر به دست می‌آید:

$$|\mathrm{Vth}| = |\mathrm{Vth0}| + |\gamma|[\sqrt{2\,|\phi f\,| + \mathrm{VBS}} - \sqrt{2\,|\phi f\,|} \qquad (۲)$$

در این رابطه V_{THO} ولتاژ آستانه به ازاء V_{BS} صفر می‌باشد، γ پارامتر اثر بدنه است و φF پتانسیل فرمی می‌باشد.

در رابطه‌ی V_{TH} ملاحظه می‌شود V_{TH} به V_{BS} وابسته است و I_D هم با V_{BS} تغییر می‌کند. بنابراین جریان درین با ولتاژ بالک عملکرد متقابل دارند که رابطه زیر نمایانگر آنست:

$$\mathrm{gmb} = \frac{\partial \mathrm{ID}}{\partial \mathrm{VSB}} = \frac{|\gamma|\mathrm{gm}}{2\sqrt{2|\phi f| + \mathrm{VBS}}} = \frac{|\gamma|}{2\sqrt{2|\phi f| + \mathrm{VBS}}}\sqrt{2\beta\,\mathrm{ID}} \qquad (۳)$$

۴- نتایج شبیه سازی

در اینجا نتایج حاصل از شبیه‌سازی در Hspice ارائه شده است. همان طور که در شکل‌های زیر ملاحظه می‌شود، بهره مدار dB ۱۷/۴ و پهنای باند بهره واحد آن MHZ ۲۶/۱ می‌باشد و حاشیه فاز آن ۹۶ درجه است. این مدار پس از شبیه‌سازی، توان مصرفی ۵۸ میکروواوت را نشان می‌دهد.

در سال ۲۰۱۱ مدار پیشنهاد شده در این مقاله طراحی شده است. در این طراحی بهره‌ی ۱۲ دسی بل به ازای توان مصرفی ۴ میکرو وات به دست آمده است. پهنای باند بهره واحد آن نیز MHZ ۱/۳ می‌باشد. همان طور که گفته شد با طراحی انجام گرفته در این مقاله بهره ۱۷ دسی بل با مصرف توان ۵۹ میکرو وات و پهنای باند بهره واحد 26 MHZ حاصل شده است. ملاحظه می‌شود پهنای باند بسیار بالایی به همراه بهره‌ی بیشتر از قبل دسترس است که برای طرح‌های مخابراتی مناسب می‌باشد. البته افزایش توان نیز به نسبت پهنای باند افزایش یافته، قابل قبول است.

در طراحی مدار برای افزایش بهره، با توجه به متناسب بودن آن با مقدار gm (gmb) می‌توان ابعاد ترانزیستورهای M1 و M2 را مورد نظر قرار داد و با افزایش w در آنها، به بهره‌ی مناسب‌تری دست یافت. با توجه به مرجع [۹]، می‌توان در محاسبه Av رابطه‌ی زیر را مورد توجه قرار داد.

$$\mathrm{Av} \approx -\sqrt{\frac{\mu n\left(\frac{W}{L}\right)N}{\mu p\left(\frac{W}{L}\right)P}} \qquad (۴)$$

در این رابطه $\left(\frac{W}{L}\right)N$، نشان دهنده ابعاد ترانزیستورهای نوع N و $\left(\frac{W}{L}\right)P$، نشان دهنده ابعاد ترانزیستورهای نوع P می‌باشند. شکل (۲)، نتیجه‌ی به دست آمده از طراحی مدار به ازای مقادیر جدول (۱) با استفاده از نرم‌افزار HSPICE حاصل شده است.



شکل (۲): نتایج نشان دهنده بهره و پهن اباند

Fig.(2): Simulated open loop gain and phase margin

ملاحظه می‌شود به ازای ولتاژ ورودی شکل (۳)، ولتاژ خروجی شکل (۴) به دست می‌آید.



شکل (۳): نمودار ورودی

Fig. (3): Input



شکل (۴): نمودار خروجی
Fig. (4): Output

این نتایج بر اساس طراحی با مقادیر ارائه شده مطابق جدول (۱) حاصل گردیده است.

جدول (۱): مقادیر ترانزیستورهای مدار
Table (1): L & W of transistors

ترانزیستور	L	W
M1	0.2um	18um
M2	0.18um	18um
M3	0.18um	15.75um
M4	0.18um	15.75um
M5	0.18um	10.25um
M6	0.2um	15.25um
M7	0.2um	12.75um
M8	0.2um	14.75um

همچنین در شکل (۵)، تغییرات بهره با دما ارائه شده است و در شکل (۶)، مشخصه نرخ تغییرات سریع[۴] (SR) بر اساس رابطه (۴) از مرجع [۳]، ترسیم شده است. طبق این رابطه، SR از حاصل تقسیم بیشترین جریان خروجی بر مقدار خازن بار که 1pf در نظرگرفته شده است، به دست می‌آید.



شکل (۵): تاثیر دما
Fig. (5): Result of gain with temp.

$$SR = \frac{dVout}{dt} = \frac{Iout}{Cl} \qquad (۵)$$



شکل (۶): نتایج مربوط به سرعت مدار
Fig. (6): Simulated slow rate

در شکل (۷) نیز اثر تغییرات w، مربوط به ترانزیستورهای ورودی بر روی خروجی تقویت‌کننده، توسط تحلیل مونت کارلو قابل مشاهده است.



شکل (۷): نتایج تغییرw ترانزیستورهای ورودی بر خروجی مدار
Fig. (7): Result of Monte Carol

در ادامه، جدول (۲) نشان‌دهنده‌ی نتایج طراحی ارائه شده است و ملاحظه می‌شود، با توان مصرفی پایین پهنای باند بسیار بالا به دست آمده است. مقدار خازن خروجی در این مدار 1pf در نظر گرفته شده است.

جدول (۲): نتایج شبیه سازی OTA باراه اندازی از طریق بدنه
Table (2): Result of Balance-OTA

characteristics	Simulated results
Power consumption	58.18uw
Open loop gain	17.4dB
Phase margin	96°
3db bandwidth	3.89MHZ
Unity gain bandwidth	26.1MHZ

۵- مقایسه نتایج کاربرد چند تکنیک مختلف در راه اندازی از طریق بدنه

در این بخش چند تکنیک دیگر که در مدارهای راه اندازی از طریق بدنه به کار گرفته شده است، به همراه شکل مدار و مقایسه‌ی نتایج شبیه سازی مدارها در نرم‌افزار HSPICE ارائه گردیده است.

مدار خطی شکل (۸)، با توان مصرفی بالایی که دارد، پهنای باند ۱۰مگا هرتز را تحویل می‌دهد [۲]. مدار شکل (۹)، نیز طرح کم توانی می‌باشد [۵]. اما این مدار با پهنای باند محدود به ۵۰۰کیلو هرتز قابل استفاده است.



شکل (۸): مدار OTA با تکنیک بالک درایو خطی
Fig. (8): Linearity-OTA



شکل (۹): مدار OTA با تکنیک فیدبک
Fig. (9): Feed forward-OTA

جدول (۳): مقایسه توان مصرفی بهره و پهنای باند
Table (3): Compare of P(consumption) & G & UGB

نوع مدار	Power	UGB	GAIN	نویز
Linearity-OTA	133 uw	10MHZ	8dB	109nvolt
Balance-OTA	58.18 uw	26.1 MHZ	17.4 dB	87 nvolt
Feed forward-OTA	15 uw	0.5 MHZ	11 dB	13 nvolt

مدارهای ارائه شده نسبت به مدار Balance –OTA (طراحی شده در این مقاله) دارای پهنای باند کمتری می‌باشند. همان‌طور که ملاحظه می‌شود، تقویت‌کننده متقارن مذکور این باند وسیع را به ازاء بهره‌ی مناسب و توان مصرفی کمی تحویل می‌دهد.

در مدارهای OTA راه اندازی شده با بالک، به دلیل استفاده از پایه‌ی چهارم یعنی بالک ترانزیستور، میزان نویز ولتاژ خروجی زیاد می‌شود، که در این مدار ۸۷ nvolt است.

۶- مدار پیشنهادی طراحی شده برای به دست آوردن بهره بسیار زیاد

در طرح بیان شده، پهنای باند بسیار وسیع است و بهره‌ی مدار نسبتا قابل قبول می‌باشد. پایداری حرارتی آن نیز خوب است. در این مرحله مدار دیگری معرفی می‌شود که از همان روش راه‌اندازی از طریق بدنه عمل می کند ولی بهره‌ی بسیار بالایی را تحویل می‌دهد. مدار ارائه شده در شکل (۱۰) از تکنیک BD با ترکیب تقویت کننده‌های تفاضلی، برای افزایش بهره‌ی DC و سرعت مدار استفاده نموده است. در این مدار ورودی Rail to Rail در قسمت پایه بالک ترانزیستورهای ورودی و جبران کننده‌ی Miler Feed Forward (MFF) برای توسعه‌ی پهنای باند (GBW) وحاشیه فاز (PH) در نظر گرفته شده است. این طرح قابلیت افزایش بهره را تا حد بسیار بالایی دارد.



شکل (۱۰): مدار OTA با تکنیک Rail to Rail
Fig. (10): Rail to Rail-OTA

در این مدار ترانزیستورهای P-MOS راه اندازی شده از طریق بدنه‌ی M1+ و M1- به علاوه‌ی M4+ و M4- تشکیل OTA اصلی را می‌دهند. همچنین ترانزیستورهای M2+ و M2- به علاوه‌ی M3+ و M3- تشکیل یک OTA به صورت آینه جریان می‌دهند.

نتایج حاصل از شبیه سازی این مدار، نشان داد که بهره DC مدار بسیار بالاست.

در این طرح افزایش بهره یکی از مزیت‌های فوق‌العاده محسوب می‌شود و نتایج شبیه‌سازی، بهره‌ی نزدیک به ۵۰ دسی‌بل را نشان می‌دهد. حتی بهره به ازای از دست دادن برخی پارامترهای دیگر تا بیش از ۶۰ دسی بل نیز قابل افزایش می‌باشد. پهنای باند آن ۳۸ مگاهرتز می‌باشد که مقدار آن نسبت به مدارهای قبل زیادتر است و نکته‌ی جالب این طرح، توان مصرفی ۳۸ میکرو وات آن می‌باشد که بسیار مناسب به نظر می‌رسد.

همان طور که ملاحظه می‌شود، از معایب این مدار ناپایداری آن است ونسبت به تغییرات دما، میزان بهره‌ی به دست آمده در مدار بسیار اثر پذیر می‌باشد و با تغییر دما میزان بهره به شدت افت می‌کند.



شکل (۱۱): نمایش بهره مدار OTA با تکنیک Rail to Rail
Fig. (11): Gain of Rail to Rail-OTA



شکل (۱۲): نمایش تغییرات دما در مدار OTA با تکنیک Rail to Rail
Fig. (12): Result of changing gain with temperature

لازم به ذکر است،کلیه مدارهای فوق، نیاز به مدار بایاس دارند که دو نمونه از این مدارها در شکل (۱۳) ارائه شده است.

نکته حائز اهمیت اینست که، می‌توان مدارهای ارائه شده دراین مقاله را به صورت طبقاتی به یکدیگر وصل نمود. با این روش به بهره و پهنای باند بیشتری دست می‌یابیم. همچنین می‌توانیم تکنیک‌های مورد استفاده در هر مدار را با یکدیگر تلفیق کنیم و به عنوان یک طرح جدید آنها را مورد بررسی قرار دهیم.



(الف)



(ب)

شکل (۱۳): نمایش دو نمونه مدار بایاس
Fig. (13): Bios circuits for OTA

۷- نتیجه

تکنیک‌های مختلفی برای کاهش توان به کار می‌رود که هر کدام معایب خاص خود را دارند (افزایش تعداد ترانزیستورها، کاهش سوئینگ خروجی و...). در این مقاله طراحی تقویت‌کننده هدایت انتقالی (OTA) از طریق راه اندازی بدنه مورد بررسی قرار گرفت. با توجه به اهمیت و کاربرد فراوان تقویت‌کننده هدایت انتقالی در بلوکهای کاربردی نظیر gm-c فیلترها، با استفاده از این روش مدارهایی با توان مصرفی پایین طراحی می‌شود که قادر به استفاده در مدارهای مخابراتی و بی‌سیم با قابلیت حمل و نقل و باتری با دوام را داشته باشند.

پی نوشت

1. Operational Trans conductance Amplifier-OTA
2. Bulk Drive
3. Threshold
4. Slow Rate

References

[1] Seyedeh Sara Hassani,Abbas Golmakani "A 0.5v,900uW CMOS OTA Using Bulk Driven and Hybrid compensation technique", Majlesi Journal of Telecommunicate Devices, June 2014, Vol. 3, No. 2,pp. 71-75.
[2] Nikhil raj, Panitesh Gupta and Vikram Chopra "Bulk driven OTA in 0.18 micron with high linearity "IEEE Computer Science and Information Technology (ICCSIT) , july 2010 , Vol. 8, pp. 478-482.
[3] Neha Gupta, Sapna Singh and Priyanka Sonia "low power low voltage bulk driven balanced OTA", International journal of VLSICS ,December 2011, Vol. 4, No. 4, pp. 131-141.
[4] Fabin Khateb "Utilizing the bulk driven technique in low voltage low power integrated circuits design", SHORT VERSION OF Habilitation Thesis ,Brno, 2011, pp. 1-37.
[5] Saurabh Kamboj and Arvind Kumar" A low voltage bulk driven feed forward OTA", International Journal of Engineering Research & Technology ,August 2012, Vol. 1, pp. 1-5.
[6] Seyed Mohammad Fahmideh Akbarian,Reza Lotfi & Mohammad Maymandi-Nejad" Low-voltage low-power Gm-C filters: a modified configuration for improving Performance", Analog Integer Circ Sig Process Springer, September 2012,Vol. 73, pp. 225-232.
[7] Ivan Grech,Joseph Micallef and George Azzopardi "A low voltage wide-input-range bulk-input Cmos OTA" ,analog Integrated circuits and signal processing-43-2,springer,oct 2004, pp. 127-136.
[8] Abodollah Ahmadi and Abdolreza Esmaeli, "Designing allow voltage amplifier through bulk driven technique with 0.6 v supply voltage ", JNAS Journal,2013, Vol. 2, No. 11, pp. 36-40.
[9] razavi behzad "design of analog CMOS integrated circuits