



طراحی مدار تمام جمع کننده/تمام تفریق کننده جدید مبتنی بر منطق برگشت پذیر در

فناوری اتوماتای سلولی کوانتومی

محسن وهابی*^(۱) امیر صباغ ملا حسینی^(۲)

(۱) دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران.*

(۲) دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران.

تاریخ پذیرش: ۱۳۹۷/۷/۱۷

تاریخ دریافت: ۱۳۹۶/۱۲/۱۰

چکیده

با پیشرفت فناوری و دستیابی به دستگاه‌هایی در ابعاد نانو، فناوری اتوماتای سلولی کوانتومی (QCA) به عنوان جایگزین احتمالی مدارات CMOS پیشنهاد شده است. از سوی دیگر منطق برگشت پذیر نیز در منطق دیجیتال مبحثی جدید محسوب می‌شود و اساس آن بر پایه گیت‌های برگشت پذیر است. همچنین، بلوک‌های جمع کننده به ویژه مدار تمام جمع کننده/تمام تفریق کننده از اهمیت زیادی به دلیل انجام هر دو عملیات جمع و تفریق برخوردار است. از این رو در این مقاله، طراحی یک مدار تمام جمع کننده/تمام تفریق کننده جدید هم سطح مبتنی بر منطق برگشت پذیر با استفاده از فناوری اتوماتای کوانتومی سلولی ارائه شده است که طراحی صورت گرفته بر پایه بهبود گیت RQG و پیاده سازی جدید سلولی آن انجام شده است. مدار ترکیبی جمع کننده/تفریق کننده پیشنهادی، تعداد سلول کمتر، سطح مدار مصرفی کمتر، تأخیر کمتر، تابع هزینه کمتر و پیاده سازی هم سطح (تک لایه) نسبت به طراحی‌های قبلی دارا می‌باشد.

واژه‌های کلیدی: QCA، منطق برگشت پذیر، RQG، تمام جمع کننده/تمام تفریق کننده، $FA|S$ ، هم سطح (تک لایه)

* عهده دار مکاتبات:

نشانی: دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران.


تلفن: ۰۹۱۳۲۴۲۱۵۶۶ پست الکترونیکی: mohsen.vahabi@iauk.ac.ir

که طراحی‌های چندلایه به علت افزایش سطح مدار و هزینه‌های پیاده‌سازی بالا مطلوب نمی‌باشند [۴، ۵] و همچنین طراحی‌های تقاطع با سلول‌های ۴۵ درجه نیز به دلیل استحکام کم و هزینه پیاده‌سازی بالا مناسب نمی‌باشند [۵، ۷]. در نتیجه طراحی تقاطع سیم‌ها با بهره‌گیری از فازهای کلاک غیر مجاور مناسب بوده و از اهمیت بسیار ویژه‌ای برخوردار هستند [۵، ۸]. از سوی دیگر منطق برگشت‌پذیر نیز در منطق دیجیتال مبحثی جدید محسوب می‌شود و اساس آن بر این نظریه است که می‌توان اتلاف انرژی را در طول یک مدار به صفر رساند در صورتی که بتوان از حالات انتهایی به حالات ابتدایی رسید صرف‌نظر از اینکه در طول مسیر چه اتفاقی رخ داده است. به عبارت دیگر محاسبات برگشت‌پذیر یکی از نمونه‌های محاسباتی است که با ایجاد یک نگاهت یک‌به‌یک بین حالت‌های ورودی و خروجی در مدار محقق می‌شود. در این مدارات می‌توان در هر مرحله از مسیر متوقف شد و به طبقات قبلی بازگشت و به ورودی‌های مدار دسترسی پیدا کرد. در واقع در این مدارات تناظری یک‌به‌یک بین بردار ورودی و خروجی وجود دارد و این یعنی نه تنها می‌توان خروجی‌ها را به صورت یک‌به‌یک از ورودی‌ها به دست آورد بلکه می‌توان تک‌تک ورودی‌ها را نیز از خروجی‌ها به دست آورد [۹].

در این مقاله، یک طراحی جدید بهینه‌سازی از مدار تمام جمع‌کننده/تمام تفریق‌کننده برگشت‌پذیر با تعداد سلول کمتر، تأخیر کمتر، مساحت مصرفی کمتر و پیاده‌سازی هم‌سطح ارائه شده است؛ که بهینه‌سازی ایجاد شده با بهبود گیت برگشت‌پذیر RQG، پیاده‌سازی سلولی مؤثر، طراحی تک لایه و بدون استفاده از سلول ۴۵ درجه در طراحی‌های پیشنهادی صورت گرفته است. بقیه این مقاله به شرح زیر ساماندهی شده است. در بخش ۲ (مبانی تحقیق)، یک مروری بر QCA و گیت‌های پایه آن، منطق

برای یافتن جایگزین مناسب فناوری CMOS، برای حفظ صرفه اقتصادی در روند نزولی مقیاس دستگاه‌های نانو الکترونیک در کاربردهایی مانند پردازش سیگنال [۱]، مطالعات و پژوهش‌های زیادی صورت گرفته که یکی از مهم‌ترین نتایج حاصل اتوماتای سلولی کوانتومی (QCA) می‌باشد که به عنوان جایگزین احتمالی مدارات CMOS پیشنهاد شده است. ابعاد بسیار کوچک، سرعت بسیار زیاد، تأخیر بسیار کم و توان مصرفی بسیار پایین از جمله ویژگی‌های این فناوری است. از سوی دیگر جمع‌کننده‌ها که از اساسی‌ترین و اصلی‌ترین مدارات محاسباتی منطق دیجیتال هستند، به عنوان شایع‌ترین و پرکاربردترین مدار حسابگر دیجیتال موضوع قابل توجه بسیاری از مطالعات تحقیقاتی است [۲، ۳]. همچنین جمع‌کننده‌ها یکی از بلوک‌های اصلی و اساسی تشکیل‌دهنده دستگاه‌های VLSI زیادی نظیر میکروپروسورها و پردازنده‌های مختلف می‌باشند. از جمله عواملی که باعث بهینه‌سازی بلوک‌های مربوطه می‌شود طراحی‌های جدید متناسب با ظهور فناوری نوین می‌باشد. همچنین طراحی تمام جمع‌کننده به عنوان یک بلوک جامع مورد استفاده در طراحی‌های پیچیده از اهمیت ویژه‌ای برخوردار است. طراحی تمام جمع‌کننده با ساختار ساده و مصرف توان محدود می‌تواند در ساده کردن مدارهای دیجیتال نقش اساسی ایفا کند. همچنین طراحی تمام جمع‌کننده/تمام تفریق‌کننده به عنوان یک مدار مرکب محاسبه‌گر هر دو عمل جمع و تفریق از اهمیت فوق‌العاده ویژه‌ای برخوردار است. از جمله مشکلاتی که در طراحی مدارها و سلول‌های مرکب وجود دارد، چگونگی طراحی تقاطع سیم‌ها به بهترین حالت برای کاهش هزینه می‌باشد [۴]. از این رو برای طراحی تقاطع‌های QCA سه روش ارائه شده است؛


مجاور که دارای مقدار ارزشی است تأثیر می‌گیرد و بر سلول مجاور بعدی که فاقد مقدار ارزشی است تأثیر می‌گذارد و آن را به مقدار ارزشی خود درمی‌آورد [۲ و ۳ و ۱۰].



شکل (۲): کوپلینگ سلول‌های QCA

۲-۲ سیم QCA:

در مدارات QCA با کنار هم قرار دادن سلول‌های QCA سیم ایجاد می‌شود. در سیم QCA سیگنال باینری (ارزش منطقی "۰" یا "۱") به دلیل تراکنش الکترواستاتیکی بین سلول‌های مجاور از ورودی به خروجی منتقل می‌شود. در حالت کلی دو روش سیم بندی در QCA به کار برده می‌شود. روش اول با استفاده از سیم ۹۰ درجه و روش دوم با استفاده از سیم ۴۵ درجه می‌باشد [۵] و [۸]. شکل (۳) سیم ۹۰ درجه و شکل (۴) سیم ۴۵ درجه را نشان می‌دهند.



شکل (۳): سیم 90 QCA درجه (۹۰°)



شکل (۴): سیم 45 QCA درجه (۴۵°)

۲-۳ عبور سیم‌های wire crossing (QCA):


برای عبور سیم‌های QCA از روی هم مشکل اصلی در محل تلاقی دو سیم می‌باشد. برای اینکه دو سیم داده یکدیگر را خراب نکنند دو روش وجود دارد. روش اول طراحی تقاطع سیم‌ها با استفاده از طراحی لایه‌ای و روش دوم طراحی تقاطع سیم‌ها به صورت تک لایه

برگشت پذیر و آثار قبلی ارائه شده است. در بخش ۳ (کار پیشنهادی)، معماری گیت RQG و مدار تمام جمع کننده/تمام تفریق کننده پیشنهادی این تحقیقات ارائه شده است و در بخش ۴ (شبیه‌سازی و مقایسه نتایج)، با استفاده از جداول و نمودارها، به مقایسه طراحی‌های پیشنهادی با معماری‌های قبلی پرداخته‌ایم. در بخش ۵ (نتیجه‌گیری)، از مقاله پیشه رو نتیجه‌گیری کرده‌ایم.

۲- مبانی تحقیق:


۱-۲ اتوماتای سلولی کوانتومی (QCA):

این فناوری بر پایه سلول‌های QCA می‌باشد و هر سلول QCA قادر به نشان دادن یک بیت منطقی با فضای اشغالی در مقیاس نانو می‌باشد. هر سلول QCA از ۴ حفره و ۲ الکترون که در داخل سلول محبوس شده‌اند، تشکیل شده است؛ که بر اساس دافعه کولمبی ایجاد شده بین دو الکترون، دو ارزش منطقی "۰" و "۱" نشان داده می‌شوند. سلول‌های QCA در طراحی به صورت مربع نشان داده می‌شوند. شکل (۱) ساختار سلول QCA را نشان می‌دهد. نحوه انتخاب این دو ارزش منطقی نیز بر اساس کنترل سدهای پتانسیل و فازهای کلاک QCA صورت می‌گیرد.




شکل (۱): ساختار سلول‌های QCA

هنگام جابه‌جایی الکترون‌ها داخل سلول، الکترون‌ها بین حفره‌ها تونل می‌زنند که این جابه‌جایی الکترون‌ها داخل سلول به صورت یک حرکت غیرخطی می‌باشد و نیروی دافعه کولمبی فقط بین الکترون‌های داخل یک سلول برقرار نیست بلکه همانند شکل (۲) هر سلول از سلول



شکل (۷): طراحی هم سطح تقاطع با فازهای کلاک غیر مجاور (فازهای ۰ و ۲)




شکل (۸): طراحی هم سطح تقاطع با فازهای کلاک غیر مجاور (فازهای ۱ و ۳)


۲-۴ زمان بندی و کلاکینگ QCA :

در فناوری QCA از طریق اعمال سیگنال کلاک در ۴ فاز متمایز و پررودیک، عمل کلاکینگ صورت می گیرد و در واقع کلاک QCA علاوه بر همگام سازی، موانع داخل سلولها را نیز کنترل می کند؛ به گونه ای که زمانی موانع پایین هستند الکترونها می توانند جابه جا شوند و وقتی که موانع بالا هستند الکترونها در داخل حفره ها محبوس می شوند. در نتیجه برای ایجاد دو حالت قطبیت سلولهای QCA از فازهای کلاک QCA استفاده می شود. در شکل (۹) ۴ فاز کلاک QCA نشان داده شده اند. در اولین فاز کلاک (Switch) موانع در حال بالا آمدن هستند و با بالا آمدن موانع، سلولهای QCA


می باشد [۸]. در روش طراحی لایه ای کلیه سلولها از نوع ۹۰ درجه می باشند و در طراحی برای عبور سیمها در محل تلاقی و جلوگیری از تأثیرگذاری دو سیم از لایه های دیگر برای عبور یکی از سیمها استفاده می شود [۶، ۱۱]. برای عبور سیمهای QCA در تک لایه دو روش طراحی وجود دارد. روش اول طراحی تک لایه باسیمهای ۴۵ درجه و ۹۰ درجه و روش دوم طراحی تک لایه باسیم ۹۰ درجه و با استفاده از فازهای کلاک غیر مجاور صورت می گیرد [۷، ۱۱، ۱۲]. که شکل های (۵)، (۶)، (۷) و (۸) به ترتیب طراحی لایه ای و طراحی هم سطح با تقاطع سیمهای ۴۵، ۹۰ و طراحی هم سطح با فازهای کلاک غیر مجاور را نشان می دهند.



شکل (۵): طراحی تقاطع لایه ای




شکل (۶): طراحی تک لایه تقاطع باسیمهای ۴۵ و ۹۰°




شکل (۱۰): انواع گیت وارونگر (گیت Not)

گیت اکثریت (Majority) یکی از پرکاربردترین گیت‌های منطقی در فناوری QCA می‌باشد. این گیت دارای تعداد ورودی‌های فرد و یک خروجی می‌باشد و بر اساس مقدار ارزشی اکثریت ورودی‌ها، سلول خروجی مقداردهی می‌شود. به عبارت دیگر رأی اکثریت ورودی‌ها تعیین‌کننده مقدار خروجی می‌باشد [۱۰، ۱۴]. شکل (۱۱) نمونه‌ای از این گیت را نشان می‌دهند.




شکل (۱۱): گیت اکثریت ۳ ورودی

گیت‌های AND و OR نیز با ثابت کردن (فیکس کردن) یکی از ورودی‌های گیت اکثریت و به ترتیب مقداردهی "۰" منطقی (پلاریزاسیون-) و "۱" منطقی (پلاریزاسیون+) ساخته می‌شوند [۱۴، ۱۶]. شکل‌های (۱۲) و (۱۳) به ترتیب گیت‌های AND و OR دو ورودی را نشان می‌دهند.



شکل (۱۲): گیت AND دو ورودی


بر طبق مقادیر ورودی خود مقداردهی شده و در پایان این فاز کلاک، موانع به اندازه کافی برای جلوگیری از تونل زنی الکترونی بالا هستند؛ در نتیجه سلول قفل می‌شود. در دومین فاز کلاک (Hold) موانع همچنان بالا هستند. در این فاز سلول کاملاً پایدار است و داده‌ی خود را به سلول‌های اطراف انتقال می‌دهد. در سومین فاز کلاک (Release) موانع به مرور پایین می‌آیند و سلول ناپایدار می‌شود و به داده‌ی داخل سلول نیاز نداریم و سلول پلاریزاسیون خود را از دست می‌دهد. در چهارمین فاز کلاک (Relax) موانع سلول در پایین‌ترین حالت هستند و سلول‌ها در حالت بدون پلاریزاسیون (unpolarized) باقی می‌مانند و از سلول استفاده‌ای نمی‌شود. بعد از پایان این فاز، سلول دوباره وارد فاز سوئیچ (Switch) می‌شود و این مکانیسم دوباره تکرار خواهد شد [۶ و ۱۳].



شکل (۹) چهار فاز کلاک QCA

۲-۵ گیت‌های پایه QCA:

از جمله گیت‌های پایه QCA، گیت معکوس کننده (گیت Not) است که در فناوری QCA برای معکوس کردن سیگنال مورد نظر بر طبق نیاز از یکی از طراحی گیت وارونگر که در شکل (۱۰) نشان داده شده است برای کاربرد مورد نظر استفاده می‌شود [۱۴، ۱۵].



شکل (۱۳) گیت OR دو ورودی

۲-۶ منطق برگشت پذیر :

در اوایل دهه ۶۰ میلادی رالف لاندائور با تکیه بر مباحث ترمودینامیک نشان داد که طراحی مدارهای منطقی و دیجیتال با استفاده از منطق غیر برگشت پذیر (بازگشت ناپذیر)، به دلیل بیشتر بودن تعداد ورودی‌های مدار از تعداد خروجی‌های آن موجب اتلاف ناخواسته‌ی انرژی الکتریکی می‌شود. بنابراین تعدادی از بیت‌های حاوی اطلاعات در حین پردازش از بین رفته و انرژی الکتریکی آن‌ها به صورت گرما آزاد می‌شود. وی ثابت کرد که به ازای از دست دادن هر بیت اطلاعات در حین پردازش به اندازه $kT \ln 2$ ژول انرژی به صورت گرما آزاد می‌شود. که در این رابطه k ثابت بولتزمن و T درجه حرارت (برحسب کلوین) که پردازش در آن دما صورت می‌گیرد. اگرچه انرژی که به ازای هر بیت اطلاعات به صورت گرما آزاد می‌شود (تلف می‌شود) تقریباً به اندازه $(-21) \times 10^{-21}$ ژول خواهد بود و این مقدار بسیار ناچیز است. با این حال همین مقدار بسیار کم در مدارات فشرده و پرتراکم میزان قابل توجهی می‌باشد و جلوگیری از بروز این مشکل از اهمیت بالایی برخوردار است [۱۷، ۱۸، ۱۹، ۲۰]. در سال ۱۹۷۳ چارلز بنت فیزیکدان شرکت آی‌بی‌ام نشان داد که می‌توان محاسبات را به صورت برگشت پذیر انجام داد. او ثابت کرد که حذف اتلاف توان در یک مدار منطقی امکان پذیر است اگر مدار تنها شامل گیت‌های منطقی برگشت پذیر باشد. به عبارت دیگر او نشان داد می‌توان

اتلاف انرژی را در طول یک مدار به صفر رساند در صورتی که بتوان از حالات انتهایی به حالات ابتدایی رسید صرف نظر از اینکه در طول مسیر چه اتفاقی افتاده است [۲۱]. توفولی و فردکین اولین بار در اواخر دهه‌ی ۷۰ و اوایل دهه‌ی ۸۰ میلادی از منطق برگشت پذیر برای پیاده‌سازی گیت‌های پیشنهادی خود استفاده کردند و بعد از آن‌ها افراد دیگری از جمله فاینمن و پرس و... نیز مدل‌ها و گیت‌های پیشنهادی خود را در این زمینه ارائه دادند. در واقع هدف اصلی از طراحی مدارات با منطق برگشت پذیر و پیاده‌سازی آن‌ها با استفاده از گیت‌های برگشت پذیر، حذف توان مصرفی به ازای آزادی سازی انرژی حرارتی حاصل از هر بیت اطلاعات پردازشی می‌باشد. از جمله جدیدترین گیت‌های منطقی برگشت پذیر گیت RQG [22] می‌باشد. در بخش بعد عملکرد این گیت برگشت پذیر به تفصیل شرح داده شده است.

۲-۷ گیت برگشت پذیر RQG :

گیت برگشت پذیر RQG به عنوان یک گیت قابل برگشت پذیر چند منظوره می‌تواند برای پیاده‌سازی مدارهای منطقی مهمی مانند تمام جمع کننده و تمام تفریق کننده استفاده شود. با استفاده از گیت برگشت پذیر RQG و دو گیت برگشت پذیر Feynman، مدار تمام جمع کننده/تمام تفریق کننده برگشت پذیر با چهار ورودی و چهار خروجی قابل پیاده‌سازی می‌باشد. گیت RQG دارای سه ورودی X_1 ، X_2 و X_3 و سه خروجی Y_1 ، Y_2 و Y_3 می‌باشد. این گیت یکی از جدیدترین گیت‌های برگشت پذیر می‌باشد که روابط (۱)، (۲) و (۳) به ترتیب روابط مربوط به خروجی‌های Y_1 ، Y_2 و Y_3 گیت RQG را نشان می‌دهند [۲۲]. شکل (۱۴) بلوک دیاگرام گیت RQG و جدول (۱) نیز جدول درستی این گیت می‌باشد [۲۲].

رابطه (۱) :

می‌باشد. این طراحی صورت گرفته به صورت هم‌سطح می‌باشد؛ در صورتی که طراحی پیشنهادی ما علاوه بر طراحی هم‌سطح، از لحاظ تعداد سلول، مساحت مصرفی، تأخیر و تابع هزینه برتری قابل توجهی نسبت به این طراحی دارد.

۳- مدارات پیشنهادی:

در این مقاله ما به طراحی گیت برگشت پذیر [22] RQG و پیاده‌سازی مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده (FA/S) بر اساس طراحی گیت [24] xor می‌پردازیم. در طراحی‌های صورت گرفته، طراحی هم‌سطح (تک لایه) با استفاده از فازهای کلاک غیر مجاور مدنظر قرار گرفته است؛ زیرا در طراحی مدارات QCA طراحی هم‌سطح و بدون استفاده از سلول‌های ۴۵ درجه به دلیل افزایش استحکام و پایداری مدار و همچنین هزینه پیاده‌سازی کمتر نسبت به طراحی‌های لایه‌ای و طراحی هم‌سطح با استفاده از سلول‌های ۴۵، از اهمیت ویژه‌ای برخوردار است. از این رو مدارات طراحی شده از بهترین نمونه طراحی‌های صورت گرفته تاکنون می‌باشند؛ زیرا در طراحی‌های پیشنهادی بهبود پارامترهای اصلی QCA مدنظر قرار گرفته است. در نتیجه طراحی‌های صورت گرفته نه تنها از نظر تعداد سلول، مساحت مصرفی، تأخیر و تابع هزینه نسبت به بهترین نمونه‌های قبلی بهتر است، بلکه فقط در تک لایه پیاده‌سازی شده‌اند.

۳-۱ گیت RQG پیشنهادی:

گیت RQG یکی از جدیدترین گیت‌های منطق برگشت پذیر است و بهبود پارامترهای اصلی مداری و پیاده‌سازی بهینه در فناوری QCA این گیت با توجه به کاربرد مهم آن در طراحی بهینه مدار تمام جمع کننده/تمام تفریق کننده برگشت پذیر از اهمیت بالایی برخوردار است. در نتیجه مزیت RQG پیشنهادی این تحقیقات نسبت به بهترین طراحی قبلی عبارت است از:


$$Y1 = \text{MAJ}(X1, X2, X3) = X1.X2 + X2.X3 + X1.X3$$

رابطه (۲):

$$Y2 = \text{MAJ}(X1', X2, X3) = X1'.X2 + X2.X3 + X1'.X3$$

رابطه (۳):

$$Y3 = X1 \oplus X3 = X1.X3' + X1'.X3$$



شکل (۱۴): بلوک دیاگرام گیت RQG [۲۲]


جدول (۱): جدول درستی گیت RQG [۲۲]

Input			output		
X1	X2	X3	Y1	Y2	Y3
۰	۰	۰	۰	۰	۰
۰	۰	۱	۰	۱	۱
۰	۱	۰	۰	۱	۰
۰	۱	۱	۱	۱	۱
۱	۰	۰	۰	۰	۱
۱	۰	۱	۱	۰	۰
۱	۱	۰	۱	۰	۱
۱	۱	۱	۱	۱	۰

۲-۸ مروری بر کارهای گذشته:

در مقاله [۲۳]، معماری مدار تمام جمع کننده/تمام تفریق کننده برگشت پذیر با تقاطع عبوری هم‌سطح بر اساس سلول‌های ۴۵ درجه طراحی و ارائه شده است. در این طراحی از ۱۰۸ سلول ۴۵ درجه استفاده شده است که استفاده از این نوع سلول موجب پایین آمدن استحکام و پایداری مدار و بالا رفتن هزینه‌های پیاده‌سازی می‌شود. در مقاله [۲۲] معماری مدار تمام جمع کننده/تمام تفریق کننده بازگشتی ارائه شده است که مقایسه اصلی تحقیقات پیش رو با این طراحی


۱- تعداد سلول مصرفی کمتر ۲- مساحت مصرفی کمتر
 شکل (۱۵) پیاده‌سازی گیت بازگشتی RQG پیشنهادی این تحقیقات و شکل (۱۸) نیز خروجی شبیه‌ساز آن را نشان می‌دهند. همان‌گونه که در شکل (۱۵) مشاهده می‌شود طراحی بهینه‌یافته پیشنهادی به دلیل بهبود پیاده‌سازی سلولی می‌باشد که در نهایت منجر به بهبود پارامترهای تعداد سلول و مساحت مصرفی مدار نسبت به نمونه‌های قبلی شده است.



شکل (۱۵): گیت برگشت پذیر RQG پیشنهادی

۲-۳ مدار تمام جمع کننده/تمام تفریق کننده پیشنهادی:
 مدار تمام جمع کننده/تمام تفریق کننده به عنوان یک مدار مرکب محاسبه‌گر هر دو عمل جمع و تفریق از اهمیت فوق‌العاده ویژه‌ای برخوردار است و طراحی بهینه برگشت پذیر این مدار بسیار مدنظر محققان و پژوهشگران قرار دارد. بلوک دیاگرام مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده (FA/S) پیشنهادی این تحقیقات در شکل (۱۶) آورده شده است. همان‌گونه که مشاهده می‌شود، طرح پیشنهادی با استفاده از یک گیت برگشت پذیر RQG و یک گیت برگشت پذیر فاینمن طراحی شده است. برای پیاده‌سازی بهینه و بهبود

پارامترهای مدار از کمترین مساحت مصرفی و تعداد سلول استفاده شده است که در نتیجه موجب کاهش تأخیر مدار شده است. از سوی دیگر طرح پیشنهادی، به صورت تک لایه بوده و در طراحی از هیچ سلول ۴۵ درجه استفاده نشده است. همچنین طراحی بهینه گیت RQG پیشنهادی بخش قبل این تحقیقات (شکل (۱۵)) و استفاده آن در پیاده‌سازی مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده پیشنهادی نقش بسزایی در بهبود پارامترهای مداری آن داشته است که در نهایت موجب طراحی بهینه و پیاده‌سازی سلولی این مدار پیشنهادی شده است. در نتیجه طراحی پیشنهادی نه تنها از نظر تعداد سلول، سطح مدار مصرفی و تأخیر نسبت به بهترین نمونه‌های قبلی بهتر است بلکه فقط در تک لایه پیاده‌سازی شده است. شکل (۱۷) پیاده‌سازی طراحی مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده (FA/S) پیشنهادی و شکل (۱۹) خروجی شبیه‌ساز آن را نشان می‌دهند.



شکل (۱۶) بلوک دیاگرام مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده پیشنهادی

خاصی در تعریف تابع هزینه دارند. رابطه‌ی (۴) این پارامتر مهم را توصیف می‌کند. در این رابطه، M تعداد گیت اکثریت، I تعداد گیت معکوس کننده (گیت Not) و C تعداد تقاطع‌های عبوری را نشان می‌دهند. پارامتر T نیز نشان‌دهنده‌ی میزان تأخیر خروجی نسبت به ورودی می‌باشد. ضرایب K, L و P بر اساس اهمیت توان مصرفی، مساحت مصرفی، پیچیدگی و تأخیر تعیین می‌شوند. در جدول (۳) ما برای محاسبه تابع هزینه مقادیر K, L و P را برابر یک در نظر گرفته‌ایم؛ که نتایج حاصل نشان‌دهنده برتری تابع هزینه طرح پیشنهادی نسبت به طراحی‌های قبلی می‌باشد.


رابطه (۴):

$$\text{Cost Function} = (M^K + I + C^L) \times T^P$$

جدول (۲) : مقایسه گیت RQG پیشنهادی با بهترین طراحی قبلی

مدار	مساحت مصرفی (μm^2)	تعداد سلول	تأخیر (کلاک)
RQG [۲۲]	۰.۲۱	۱۲۸	۱.۲۵ (۵ فاز کلاک)
RQG پیشنهادی	۰.۱۱	۹۲	۱.۲۵ (۵ فاز کلاک)


همان‌گونه که در جدول (۲) نشان داده شده است، مدار برگشت پذیر RQG پیشنهادی نسبت به مقاله [۲۲] از نظر مساحت و تعداد سلول مصرفی برتری قابل ملاحظه‌ای دارد؛ که دلیل این امر نیز پیاده‌سازی سلولی بهینه‌یافته طرح پیشنهادی می‌باشد. خروجی شبیه‌سازی صورت گرفته مدار برگشت پذیر RQG پیشنهادی نیز در شکل (۱۸) به تصویر کشیده شده است. همان‌گونه که مشاهده می‌شود، تأخیر این مدار برابر ۱.۲۵ (۵ فاز کلاک)



شکل (۱۷) مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده پیشنهادی
۴-نتایج شبیه‌سازی:

شبیه‌سازی‌های انجام شده توسط نرم‌افزار QCA Designer صورت گرفته است و نتایج حاصل از شبیه‌سازی در جداول (۲) و (۳) آمده است. همان‌گونه که مشاهده می‌شود، مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده (FA\S) پیشنهادی این تحقیقات با بهترین نمونه‌های قبلی مقایسه شده است. جدول (۱) جدول مقایسه گیت برگشت پذیر RQG پیشنهادی با بهترین طراحی قبلی و جدول (۲) نیز، جدول مقایسه مدار برگشت پذیر تمام جمع کننده/تمام تفریق کننده (FA\S) پیشنهادی با نمونه‌های قبلی است. از سوی دیگر از جمله پارامترهای ارزیابی جدید و مهم برای مدارات QCA تابع هزینه (Cost Function) می‌باشد که در مقاله [۲۵] پیشنهاد شده است. تابع هزینه پارامتری است مرکب، متشکل از معیارهای معین M, I, C و T که سهم

می باشد.




شکل (۱۸) : خروجی شبیه‌ساز گیت برگشت‌پذیر RQG

پیشنهادی

در جدول (۳) نیز مقایسه مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده (FA/S) پیشنهادی با طراحی‌های قبلی به تصویر کشیده شده است. همان‌گونه که مشاهده می‌شود، مدار تمام جمع کننده/تمام تفریق کننده پیشنهادی این تحقیقات نسبت به تمامی طراحی‌های قبلی از لحاظ مساحت، تعداد سلول‌های مصرفی و تأخیر به دلیل طراحی بهینه و پیاده‌سازی سلولی نسبت به بقیه برتری قابل‌ملاحظه‌ای دارد. همچنین در خصوص پارامتر تابع هزینه نیز طرح پیشنهادی به دلیل از تعداد گیت اکثریت، تعداد گیت معکوس کننده کمتر، تقاطع عبوری کمتر و همچنین تأخیر کمتر نسبت به طراحی‌های مقایسه شده از مزیت بهتری برخوردار می‌باشد. خروجی شبیه‌سازی طراحی و پیاده‌سازی مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده پیشنهادی نیز در شکل (۱۹) به تصویر کشیده شده است. همان‌گونه که مشاهده می‌شود، تأخیر این مدار برابر ۱.۵ (۶ فاز کلاک)

می باشد.



شکل (۱۹) خروجی شبیه‌ساز مدار برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده (FA/S) پیشنهادی جدول (۳) : مقایسه مدار تمام جمع کننده/تمام تفریق کننده (FA/S) پیشنهادی با طراحی‌های قبلی

مدار	مساحت مصرفی (um ²)	تعداد سلول	تأخیر (کلاک)	نوع تقاطع عبوری	تعداد سلول های چرخشی	خروجی های زبانه ای	تابع هزینه (K,P,I=1)
FA/S [۳]	۰.۵۰	۳۹۹	۲	همسطح (بر اساس سلول ۴۵)	۱۰۸	۲	۸۶
FA/S [۲۰]	۰.۲۸	۲۲۸	۱.۷۵	همسطح (بر اساس کلاسیک)	۰	۱	۳۱.۵
FA/S پیشنهادی	۰.۱۵	۱۴۰	۱.۵	همسطح (بر اساس کلاسیک)	۰	۱	۲۱

همان‌گونه که در جدول (۳) مشاهده می‌شود، مساحت مصرفی طراحی پیشنهادی نسبت به مدارات برگشت‌پذیر تمام جمع کننده/تمام تفریق کننده [۲۳] و [۲۲] به ترتیب حدود ۷۰٪ و ۶۶/۴۲٪ بهبود یافته است. در مورد مقایسه تأخیر طرح پیشنهادی این تحقیقات نسبت به طراحی‌های قبلی نیز با توجه به عدم استفاده از سلول‌های ۴۵ درجه در طراحی و همچنین طراحی هم‌سطح، نشان‌دهنده

برتری قابل توجه مدار پیشنهادی است؛ که تأخیر طرح پیشنهادی نسبت به [۲۳] و [۲۲] به ترتیب حدود ۱۴/۲۹٪ و ۳۰٪ بهبود یافته است. همچنین در خصوص مقایسه تعداد سلول مدار تمام جمع کننده/تمام تفریق کننده پیشنهادی نسبت به طراحی‌های قبلی نیز، طرح پیشنهادی از تعداد سلول کمتری نسبت به [۲۳] و [۲۲] برخوردار می‌باشد؛ که این پارامتر به ترتیب حدود ۶۴/۹۱٪ و ۳۸/۶۰٪ بهبود یافته است. در مورد پارامتر تابع هزینه نیز، طرح پیشنهادی به دلیل استفاده از تعداد گیت اکثریت کمتر، تعداد گیت معکوس کننده کمتر، تعداد تقاطع عبوری کمتر و همچنین تأخیر کمتر نسبت به بقیه طراحی‌ها از برتری قابل ملاحظه‌ای برخوردار است؛ این برتری به ترتیب نسبت به [۲۳] و [۲۲] حدود ۷۵/۵۸٪ و ۳۳/۳۳٪ می‌باشد. از سوی دیگر خروجی زباله‌ای یکی از پارامترهای مهم در طراحی گیت برگشت‌پذیر بشمار می‌آید. در واقع به هر خروجی گیت برگشت‌پذیر که به صورت خروجی اصلی یا ورودی طبقه دیگر استفاده نشود، خروجی زباله‌ای گفته می‌شود. همان‌گونه که مشاهده می‌شود در طرح پیشنهادی خروجی زباله‌ای به حداقل رسیده است که این امر موجب برتری طراحی می‌باشد. در مورد تعداد سلول‌های ۴۵ درجه مصرفی (سلول‌های چرخشی) استفاده شده در طراحی نیز نسبت به طرح‌های قبلی، همان‌گونه که مشاهده می‌شود در طرح پیشنهادی هیچ‌گونه سلول ۴۵ درجه‌ای استفاده نشده است؛ زیرا وجود سلول‌های ۴۵ درجه در طراحی‌های مدارات QCA

مراجع

موجب کاهش استحکام و پایداری آن‌ها می‌شود. در نتیجه عدم استفاده از این نوع سلول‌ها موجب برتری استحکام و پایداری ساخت مدار پیشنهادی نسبت به طراحی‌های قبلی است.

۵- نتیجه‌گیری:

در بسیاری از طراحی‌های FA\S در فناوری QCA، از روش طراحی لایه‌ای برای طراحی تقاطع‌ها استفاده شده است؛ در حالی که تعدادی از طراحی‌ها نیز وجود دارند که در طراحی از سلول‌های 45° استفاده شده است. به طور قطع طراحی تقاطع هم‌سطح با فازهای کلاک غیر مجاور مطلوب‌تر و از هزینه پیاده‌سازی کمتری برخوردار می‌باشد. به همین دلیل ما در طراحی‌های خود از تقاطع هم‌سطح با استفاده از فازهای کلاک غیر مجاور بهره گرفته‌ایم و این در حالی است که طراحی‌های پیشنهادی این تحقیقات از نظر تعداد سلول مصرفی، سطح مدار مصرفی، تأخیر، تعداد گیت‌های به کار برده شده و Cost Function برتری قابل ملاحظه‌ای نسبت به بهترین طراحی‌های قبلی دارد. از سوی دیگر امروزه به دلیل اهمیت مدارات برگشت‌پذیر در صنعت الکترونیک، کاهش ابعاد و افزایش سرعت عملکرد مدارات از اهمیت ویژه‌ای برخوردار است. لذا طراحی مدارات برگشت‌پذیر با مساحت کمتر، تعداد سلول و تأخیر کمتر در فناوری اتوماتای سلولی کوانتومی از اهمیت ویژه‌ای برخوردار است.

- [1] C.-H. Chang, A. S. Molahosseini, A. A. E. Zarandi, and T. F. Tay, "Residue number systems: A new paradigm to datapath optimization for low-power and high-performance digital signal processing applications," *IEEE circuits and systems magazine*, vol. 15, pp. 26-44, 2015.
- [2] J.A. Fortes. "Future challenges in VLSI system design. in VLSI " , 2003. Proceedings. IEEE Computer Society Annual Symposium on. 2003. IEEE.

- [3] S.E. Frost, A.F. Rodrigues, et al. "Memory in motion: A study of storage structures in QCA" . in First Workshop on Non-Silicon Computing, 2002.
- [4] M. Vahabi and A. Sabbagh Molahosseini, "A New Coplanar Full Adder/Subtractor in Quantum-Dot Cellular Automata Technology," in *Majlesi Journal of Telecommunication Devices*, Vol. 7, No. 2, June 2018, pp 53-63.
- [5] P. D. Tougaw and C. S. Lent, "Logical devices implemented using quantum cellular automata" , *Journal of Applied physics*, vol. 75, no. 3, pp. 1818–1825, 1994.
- [6] H. Cho and E.E. Swartzlander, "Adder designs and analyses for quantum-dot cellular automata" . *IEEE Transactions on Nanotechnology*, 2007. 6(3): p. 374-383.
- [7] J. Huang, M. Momenzadeh, et al. "Design and characterization of an and-or-inverter (AOI) gate for QCA implementation". in *Proceedings of the 14th ACM Great Lakes symposium on VLSI*. 2004. ACM.
- [8] S.-H. Shin, J.-C. Jeon, and K.-Y. Yoo, "Wire-crossing technique on quantum-dot cellular automata", in *NGCIT2013, the 2nd International Conference on Next Generation Computer and Information Technology*, vol. 27, 2013, pp. 52–57.
- [9] C.H. Bennett, "Logical reversibility of computation". *IBM journal of Research and Development*, 1973. 17(6): p. 525-532.
- [10] W. Wang, K. Walus, et al. "Quantum-dot cellular automata adders. in *Nanotechnology*", 2003. *IEEE-NANO 2003. 2003 Third IEEE Conference on*. 2003. IEEE.
- [11] D. Abedi, G. Jaberipur, et al., "Coplanar full adder in quantum-dot cellular automata via clock-zone-based crossover". *IEEE Transactions on Nanotechnology*, 2015. 14(3): p. 497-504.
- [12] R. Devadoss, K. Paul, et al., "Coplanar QCA crossovers" . *Electronics letters*, 2009. 45(24): p. 1234-1235.
- [13] M. Kianpour and R. Sabbaghi-Nadooshan, "Optimized Design of Multiplexor by Quantum-dot Cellular Automata" . *International Journal of Nanoscience and Nanotechnology*, 2013. 9(1): p. 15-24.
- [14] M.R. Beigh, M. Mustafa, et al., "Performance evaluation of efficient XOR structures in quantum-dot cellular automata (QCA)". 2013.
- [15] E.E. Swartzlander, H. Cho, et al. "Computer arithmetic implemented with QCA: A progress report". in *Signals, Systems and Computers (ASILOMAR), 2010 Conference Record of the Forty Fourth Asilomar Conference on*. 2010. IEEE.
- [16] S. Modi and A.S. Tomar." Logic gate implementations for quantum dot cellular automata". in *Computational Intelligence and Communication Networks (CICN), 2010 International Conference on*. 2010. IEEE.
- [17] P.W. Shor. Algorithms for quantum computation: Discrete logarithms and factoring. in *Foundations of Computer Science, 1994 Proceedings.*, 35th Annual Symposium on. 1994. IEEE.
- [18] D. Deutsch and R. Jozsa. Rapid solution of problems by quantum computation. in *Proceedings of the Royal Society of London A: Mathematical, Physical and Engineering Sciences*. 1992. The Royal Society.
- [19] R. Landauer, Irreversibility and heat generation in the computing process. *IBM journal of research and development*, 1961. 5(3): p. 183-191.
- [20] M.A. Nielsen and I.L. Chuang, Programmable quantum gate arrays. *Physical Review Letters*, 1997. 79(2): p. 321.
- [21] C.H. Bennett, Logical reversibility of computation. *IBM journal of Research and Development*, 1973. 17(6): p. 525-532.
- [22] E. Taherkhani, M.H. Moaiyeri, et al., "Design of an Ultra-Efficient Reversible Full Adder-Subtractor in Quantum-dot Cellular Automata". *Optik-International Journal for Light and Electron Optics*, 2017.
- [23] M. Kianpour and R. Sabbaghi-Nadooshan, "Novel 8-bit reversible full adder/subtractor using a QCA reversible gate," *Journal of Computational Electronics*, vol. 16, pp. 459-472, 2017.
- [24] A.M. Chabi, A. Roohi, et al., "Towards ultra-efficient QCA reversible circuits". *Microprocessors and Microsystems*, 2017. 49: p. 127-138.
- [25] W. Liu, L. Lu, et al., A first step toward cost functions for quantum-dot cellular automata designs. *IEEE Transactions on Nanotechnology*, 2014. 13(3): p. 476-487.