

مطالعه تاثیر پارامترهای ساخت بر عملکرد افزاره نانومتری DG-SOI در ناحیه زیر آستانه MOSFETS

فاطمه کوهنی^۱، حامد نعمتیان^۲، مرتضی فتحی پور^۳

^۱ دانشگاه آزاد اسلامی واحد تهران جنوب، باشگاه پژوهشگران جوان f.kohani@ieee.com

^۲ مجتمع برق و الکترونیک، دانشگاه صنعتی مالک اشتر h.nematian@ieee.com

^۳ آزمایشگاه مدلسازی و شبیه سازی افزاره، دانشکده برق و کامپیوتر دانشگاه تهران mfathi@ut.ac.ir

چکیده: در این مقاله، تاثیر پارامترهای ساخت، بویژه خاصیت بدنه، طول سورس/درین و خاصیت اکسید گیت، بر روی مشخصه های الکتریکی افزاره نانومتری ماسفت دو گیتی سیلیکان بر روی عایق (DG-SOI MOSFET)، در ناحیه زیر آستانه بررسی شده است. تحلیل - های عددی نشان می دهند، اگرچه با کاهش طول سورس و درین، تغییر چندانی در میزان جریان حالت روشن و نیز اثر کاهش ارتفاع سد پتانسیل توسط درین (DIBL) مشاهده نمی شود، اما خازن موثر گیت بطور چشمگیری کاهش می یابد. کاهش خاصیت بدنه منجر به کاهش سد پتانسیل و افزایش خازن موثر گیت می شود، در حالیکه جریان حالت روشن افزاره کاهش می یابد. بررسی های انجام شده بر روی خاصیت اکسید گیت (T_{ox}) حاکی از آن است که افزایش T_{ox} باعث کمتر شدن خازن موثر گیت می شود. از طرفی با کاهش T_{ox} ، جریان افزاره کاهش می یابد، لیکن نسبت I_{ON}/I_{OFF} افزایش می یابد.


کلمات کلیدی: افزاره DG-SOI MOSFET، خازن های لبه ای، مشخصه الکتریکی، مقیاس نانو، ناحیه زیر آستانه.

The Impact of Structural Parameters on the Performance of Nanoscale DG-SOI MOSFETs in Sub threshold Region

Fatemeh Kohani¹; Hamed Nematian²; Morteza Fathipour³

Abstract: This paper is intended to investigate the impact of structural parameters (in particular: body thickness (T_{Body}), Source/Drain Length (L_S / L_D) and gate oxide thickness (T_{ox})) on the electrical characteristics of nanoscale Double Gate SOI MOSFET (DG SOI MOSFET) in subthreshold regime. It will be shown that a reduction in L_s / L_d doesn't have a profound effect on both on-current and Drain Induced Barrier Lowering Effect (DIBL); however it increases the effective Gate Capacitance (C_{Geff}) significantly. A decrease in T_{body} results in an increase in C_{Geff} and a decrease in potential barrier height while I_{ON} is reduced. This investigation also proves that as T_{ox} is increased, C_{Geff} is decreased. A decline in T_{ox} reduces I_{ON} while it drastically increases I_{ON} / I_{OFF} ratio.

Keywords: *DG-SOI MOSFETs, Fringe Capacitance, Electrical Characteristics, Nanoscale Devices, Sub Threshold Region*



شکل ۱. شماتیک افزاره شبیه سازی شده

می باشدند. لازم به ذکر است که در مدل فیزیکی بکار رفته خواص تخلیهای پلی سیلیکان در نظر گرفته نشده است. همچنین در افزاره مورد بررسیتابع کار هر دو گیت مشابه با تابع کار ماده میان شکافی ($x_{si} + E_g / 2 = 4.5eV$) انتخاب شده است. در کاربردهای توان پایین، ولتاژ تعذیب مدارهای مجتمع CMOS، تقریباً یک ولت می باشد. بنابراین ولتاژ آستانه ترانزیستورها باید متقارن و در حدود ± 0.3 ولت در نظر گرفته شوند. بررسی ها نشان می دهند، برای تنظیم ولتاژ آستانه در این محدوده، در صورت استفاده از پلی سیلیکان به عنوان ماده گیت، به تراکم ناخالصی بالایی در کanal نیاز خواهیم داشت. ولتاژ آستانه در تراکم های ناخالصی بسیار بالا، شدیداً به ضخامت بدن حساس می باشد. برای رفع این مشکل از ماده میان شکافی استفاده می کنند [۵].

۳. بررسی تأثیر پارامترهای ساختاری بر مشخصه های الکترونیکی افزاره

در ماسفت های دو گیتی، خازن موثر گیت توسط معادله ۱ در ناحیه زیر آستانه تقریب زده می شود [۶]:

$$C_{G,eff} = Serries(C_{ox}, C_{si}) \parallel C_{ov} \parallel C_{if} \parallel C_{of} \quad (1)$$

که در آن C_{ox} خازن اکسید گیت، C_{si} خازن بدن سیلیکانی، C_{ov} خازن همپوشانی گیت و نواحی سورس/درین، C_{if} و C_{of} به ترتیب خازن های لبه ای داخلی و خارجی بین گیت و نواحی سورس/درین می باشند.

در افزاره موردنظر با توجه به عدم همپوشانی گیت و نواحی سورس/درین $C_{ov}=0$ می باشد. C_{ox} تابعی از طول کanal (L)، عرض کanal (W) و ضخامت اکسید گیت می باشد [۷]. با کاهش

۱. مقدمه

به علت کنترل مناسب روی جریان نشتی، کاهش اثرات کanal کوتاه، هدایت انتقالی بالاتر، کمتر بودن اثر کاهش ارتفاع سد پتانسیل توسط درین (DIBL) و کنترل بیشتر روی حامل های بار در کanal، اخیراً ترانزیستورهای ماسفت دو گیتی سیلیکان بر روی عایق (DG-SOI MOSFETs) در مقیاس نانو مورد توجه قرار گرفته اند [۱]. این افزاره ها دارای خازن های اتصال بسیار کوچک و شبی زیر آستانه تقریباً ایدهآل می باشند. این ویژگی آنها را برای کاربردهای توان پایین مناسب می سازد [۱].

خازن موثر گیت (C_{Geff}) در کاهش مصرف توان و کاهش تاخیر بسیار موثر است. مداراتی که در ناحیه زیر آستانه کار می کنند، دارای C_{Geff} کوچکتری هستند [۲]. بنابراین ناحیه زیر آستانه برای کاربردهای توان پایین بسیار مناسب می باشد. در این ناحیه ممکن است پارامترهای ساخت بر روی خازن های لبه ای (C_{Fringe}) که نقش غالب را در C_{Geff} ایفا می کنند، تاثیر بگذارند.

با کاهش ابعاد افزاره (ضخامت بدن در حدود ۱۰ نانومتر یا کمتر) باید اثرات کوانتمومی نیز در نظر گرفته شوند [۳]. در شبیه سازی های انجام شده از نرم افزار ISE-TCAD برای حل معادله شرویدینگر یک بعدی بهمراه معادله پواسن بهره برده ایم [۴]. در این مدل کوانتمومی، معادله شرویدینگر در ناحیه کanal و نواحی به ضخامت یک نانومتر در داخل اکسید گیت جلو و عقب، در جهت کوانتیزه ای عمود بر سطح کanal - اکسید گیت (Si/SiO_2)، حل شده است. همچنین به منظور محاسبه خازن های لبه ای از تحلیل AC با در نظر گرفتن فیزیک مشابه استفاده شده است.

ساختار مقاله در ادامه به این شرح می باشد: بخش دوم، به معرفی افزاره شبیه سازی شده اختصاص یافته است. در بخش بعدی، مشخصات الکترونیکی افزاره با در نظر گرفتن تغییرات پارامترهای ساختاری از قبیل: ضخامت اکسید گیت، طول سورس/درین و ضخامت بدن مورد بررسی قرار گرفته است. نهایتاً، بخش چهارم به بیان نتایج اختصاص یافته است.

۲. ساختار افزاره

شکل ۱ شماتیک افزاره شبیه سازی شده را نشان می دهد. طول گیت بکار گرفته شده ۵۰ نانومتر می باشد. نواحی سورس و درین از نوع n^+ با تراکم ناخالصی $N_D=10^{20} \text{ cm}^{-3}$ می باشد. از سیلیسیم ذاتی برای ناحیه کanal استفاده شده است. گیت ها از جنس

بنابراین با افزایش ارتفاع سد پتانسیل، جریان افزاره کاهش می‌یابد. در شکل ۲ کاهش جریان افزاره با کاهش T_{ox} نشان داده شده است. در عوض با کاهش T_{ox} ، نسبت I_{ON}/I_{OFF} افزایش می‌یابد. این مطلب در شکل ۳ نشان داده شده است.

در شکل ۴ C_{Geff} بر حسب T_{ox} ، با استفاده از تحلیل AC رسم شده است. همانطور که مشاهده می‌شود با کاهش T_{ox} ، C_{Geff} افزایش می‌یابد. این رفتار را می‌توان بصورت زیر تشریح کرد: از معادله ۱ انتظار می‌رود که خازن‌های مولفه غالب در C_{Geff} از طرفی تابعی لگاریتمی از T_{ox} می‌باشد [۷]:

$$C_{Fringing} = \frac{K\epsilon_{di}W}{\pi} Ln \frac{\pi \cdot W}{\sqrt{L_{un}^2 + T_{ox}^2}} e^{-\frac{|L_{un} - T_{ox}|}{|L_{un} + T_{ox}|}} \quad (2)$$

از این مطلب نتیجه می‌شود که C_{Geff} باید تابعی لگاریتمی از T_{ox} باشد. بنابراین کاهش T_{ox} باعث افزایش لگاریتمی C_{Geff} خواهد شد.

۳.۲ اثر تغییر ضخامت بدن

در این بخش C_{Geff} در ناحیه وارونگی ضعیف به ازای ضخامت‌های مختلف بدن افزاره (T_{Body}) مورد بررسی قرار گرفته است. سایر پارامترها ($L_S=L_D=75nm$ و $T_{ox}=3 nm$) ثابت در نظر گرفته شده‌اند.

چنان‌که در بالا اشاره شد در ناحیه وارونگی ضعیف (ناحیه عملکرد زیرآستانه)، خازن‌های لبه‌ای اثر غالب در تعیین C_{Geff} دارند. در شکل ۵ تأثیر ضخامت بدن بر روی C_{Geff} نشان داده شده است. مشاهده می‌شود که با کاهش ضخامت بدن، خازن‌های لبه‌ای بزرگ و بنابراین C_{Geff} افزایش می‌یابد. با تغییر ضخامت بدن C_{if} تغییر چندانی نمی‌کند، بنابراین تغییر خازن لبه‌ای ناشی از تغییر C_{if} می‌باشد.


تغییر ضخامت بدن بر جریان درین نیز تأثیر می‌گذارد. برای مطالعه این پدیده در شکل ۶ تأثیر کاهش ضخامت بدن بر ارتفاع سد پتانسیل نمایش داده شده است. انتظار می‌رود که با کاهش سد پتانسیل جریان افزاره افزایش یابد، حال آنکه در شکل ۷ نشان داده‌ایم که با کاهش ضخامت بدن، I_{ON} و I_{OFF} هر دو کاهش می‌یابند. شبیه سازی‌ها نشان می‌دهند که اختلاف مشاهده شده به دلیل کاهش قابلیت حرکت الکترون‌ها می‌باشد. این امر را می‌توان

بعد افزاره، خازن C_{ox} به طور خطی کوچک می‌شود، لیکن خازن‌های لبه‌ای به این نسبت کوچک نمی‌شوند، زیرا این نوع خازن‌ها با رابطه لگاریتمی دارند [۷]. در نتیجه C_{Geff} عمده‌تاً ناشی از خازن‌های لبه‌ای ($C_{Fringing}=C_{if}\parallel C_{of}$) خواهد شد، و این خازن‌ها شدیداً به بعد هندسی افزاره وابسته‌اند.


۳.۳ اثر تغییر ضخامت اکسید گیت

در این بخش، تأثیر ضخامت اکسید گیت (T_{ox}) بر روی مشخصات الکتریکی افزاره مورد بررسی قرار گرفته است. در شبیه سازی‌های انجام شده در این بخش، طول نواحی سورس/درین ($L_S=L_D=75nm$) و نیز ضخامت بدن ($T_{Body}=10nm$) ثابت در نظر گرفته شده‌اند.

با کاهش T_{ox} ، شدت میدان عمودی و در نتیجه کنترل نسبی گیت بر کanal افزایش می‌یابد. این امر موجب افزایش ارتفاع سد پتانسیل می‌گردد. در ناحیه زیر آستانه جریان افزاره نفوذی بوده و بشدت به ارتفاع سد پتانسیل وابسته است [۲].



شکل ۲. کاهش جریان درین با کاهش $(T_{Body}=10nm, L_S=L_D=75nm)$




شکل ۳. افزایش نسبت $I_{D(on)}/I_{D(off)}$ با کاهش T_{ox} .

ناشی از افزایش پراکندگی فصل مشترک به علت کاهش ضخامت بدنه دانست.


۳.۳.۳. اثر تغییر طول سورس/درین

شکل ۸ تغییرات C_{Geff} را بر حسب طول سورس/درین (L_S/L_D) نشان می‌دهد. برای محاسبه این خازن از تحلیل AC و مدل کوانتومی به ترتیبی که در مقدمه ذکر شد، استفاده شده است. در این بخش، ضخامت بدنه ($T_{Body}=10\text{ nm}$) و ضخامت اکسید گیت ($T_{ox}=3\text{ nm}$) ثابت در نظر گرفته شده اند. مشاهده می‌شود با کاهش L_S/L_D ، خازن‌های لبه‌ای و بنابراین C_{Geff} کاهش می‌یابد. در بررسی تغییرات طول سورس/درین C_{of} خازن غالب در C_{Fringe} می‌باشد. برای مقادیر L_S/L_D بزرگ‌تر از 120 nm نمودار C_{Geff} به مقدار ثابتی می‌رسد.


تغییر طول نواحی سورس و درین ممکن است بر جریان ترانزیستور تاثیر بگذارد. برای بررسی این پدیده در شکل ۹ مشخصه ولتاژ-جریان افزاره بر حسب L_S/L_D نشان داده شده است. نتایج شبیه‌سازی تنها برای طول سورس و درین‌های 30 nm و 250 nm نانومتر نشان داده شده است. از این شکل مشاهده می‌شود تغییرات




شکل ۸ تأثیر طول سورس/درین بر C_{Geff} (T_{Body}=10 nm, T_{ox}=3 nm)




شکل ۴. افزایش C_{Geff} با کاهش T_{ox}




شکل ۵. تأثیر ضخامت بدنه بر C_{Geff} در درنظر L_S=L_D=75 nm و T_{ox}=3 nm, V_{DD}=0.2 V



شکل ۶. تأثیر T_{Body} بر ارتفاع سد پتانسیل (V_G=V_{DD}=0.2 V)



شکل ۹. تأثیر طول سورس/درین بر مشخصه ولتاژ-جریان افزاره.




شکل ۷. تأثیر T_{Body} بر I_{ON} و I_{OFF} (V_G=V_{DD}=0.2 V)

DG-SOI MOSFET برای کاربردهای توان پایین استفاده نمود.

منابع

- [1] Kim, J. and Roy, K., "Double Gate-MOSFET Subthreshold Circuit for ultralow Power Applications," IEEE Trans. Electron Devices, vol. 51, NO. 9, Sep. 2004, pp. 1468-1474.
- [2] Paul, B. C.; Raychowdhury, A. and Roy , K., "Und-erlap DGMOS for Digital-Subthreshold Opera-tion," IEEE Trans. Electron Devices, vol. 53, No. 4, April 2006, pp.910-913.
- [3] Jung, H. K. and Dimitrijev, S., "Analysis of Subthreshold Carrier Transport for Ultimate DGMO-SFET," IEEE Trans. Electron Devices, vol. 53, NO. 4, April 2006, pp. 685-690.
- [4] Dessis: Comprehensive Semiconductor Device Simulator, Zurich, Switzerland: Integrated Systems Engineering AG., Available: <http://www.ise.com>.
- [5] Shimada, H.; Hirano, Y.; Ushiki, T.; Ino K. and Ohmi, T., "Tantalum – Gate Thin-Film SOI nMOS and pMOS for Low-Power Applications," IEEE Trans. Electron Devices, vol. 44, NO.11, 1997, pp.1903-1907.
- [6] Taur, Y. and Ning, T. H., "Fundamentals of Modern VLSI Devices", Cambridge University Press, New York, 1998.
- [7] Bansal, B. C. Paul, K. Roy, "Modeling and Optimization of Fringe Capacitance of Nanoscale DGMOS Devices", IEEE Trans. Electron Devices, vol. 52, NO.2, Feb 2005, pp.256-262.



شکل ۱۰. تغییرات جزئی ارتفاع سد پتانسیل با تغییر طول نواحی سورس و درین.

مشخصه $I_D(V_{GS})$ بسیار کوچک و قابل صرفنظر کردن می‌باشد. نوار هدایت رسم شده در شکل ۱۰ نیز این مطلب را تایید می‌کند. چنانکه از این شکل استنباط می‌شود کاهش L_S/L_D بر ارتفاع سد پتانسیل تاثیر چندانی ندارد.

۴. نتیجه گیری

در این مقاله تاثیر تغییر پارامترهای ساخت را بر افزاره DG-SOI MOSFET در ناحیه زیرآستانه بررسی کرده‌ایم. نشان داده‌ایم که اگرچه کاهش طول سورس / درین، تاثیر چندان مهمی بر ارتفاع سد پتانسیل و جریان افزاره ندارد، لیکن تاثیر قابل ملاحظه ای بر خازنهای لبه ای دارد. کاهش ضخامت بدنه منجر به افزایش C_{Geff} و کاهش جریان افزاره می‌شود. همچنین نشان داده‌ایم که با کاهش مقدار C_{Geff} افزایش و جریان افزاره کاهش می‌باید در حالیکه T_{ox} افزایش I_{ON}/I_{OFF} یافته است.

از نتایج این مطالعات می‌توان در طراحی بهینه ترانزیستور